发明名称 电子部件的制造方法
摘要 本发明提供一种能够减少在电子部件的制造中使用的掩模的种类的电子部件的制造方法。在母生片(116a)的表面上形成引出导体层(20a)以及朝向与该引出导体层(20a)相差180°的方向的引出导体层(20d)。此时,以关于母生片(116a、116d)的表面的中心点(P)构成点对称的关系的方式形成引出导体层(20a)和引出导体层(20d)。同样地,在母生片(116b、116c)的表面上形成线圈导体层(18a、18b)以及引出导体层(20b、20c)。使母生片(116c、116d)相对于母生片(116a、116b)以中心点(P)为中心旋转180度之后,层叠母生片(116a~116d)。
申请公布号 CN104064344B 申请公布日期 2016.08.17
申请号 CN201410076435.4 申请日期 2014.03.04
申请人 株式会社村田制作所 发明人 乾真规
分类号 H01F41/00(2006.01)I;H01F37/00(2006.01)I;H01F27/32(2006.01)I;H01F27/28(2006.01)I 主分类号 H01F41/00(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 舒艳君;李洋
主权项 一种电子部件的制造方法,该电子部件具备:通过层叠包括第1绝缘体层~第2n绝缘体层的多个绝缘体层而成的层叠体;和分别设置在该第1绝缘体层~该第2n绝缘体层的第1导体层~第2n导体层,其中,n为自然数,所述电子部件的制造方法的特征在于,包括:导体形成工序,在该工序中,将多个第m导体层以及在从第m生片的法线方向俯视时朝向与所述多个第m导体层相差180°的方向的多个第2n‑m+1导体层形成于该第m生片,以使所述多个第m导体层与所述多个第2n‑m+1导体层成为关于该第m生片的规定的点构成点对称的关系,其中,m为1~n的自然数;第一层叠工序,在该工序中,依次层叠所述第1生片~所述第m生片;以及第二层叠工序,在该工序中,将在所述第一层叠工序中层叠的所述第1生片~所述第m生片以所述规定的点为中心旋转了180°后的所述第1生片~所述第m生片按与该顺序相反的顺序层叠在该第一层叠工序中层叠了的所述第m生片上。
地址 日本京都府