发明名称 MULTILAYER SUBSTRATE FOR SEMICONDUCTOR PACKAGING
摘要 개시된 실시예는 반도체 패키징을 위한 다층 기판을 포함한다. 기판은 xy-평면을 갖는 제 1 측으로서, 제 1 측 상의 개별 위치는 제 1 측 xy-평면 아래의 제 1 측 거리를 갖는 제 1 측과, 제 2 측 xy-평면을 갖는 제 2 측으로서, 제 2 측 상의 개별 위치는 제 2 측 xy-평면 아래의 제 2 측 거리를 가질 수 있는 제 2 측을 갖는 제 1 층과, 제 1 층의 제 2 측에 결합된 제 1 측 및 제 2 층의 제 1 측에 대향하는 제 2 측을 갖는 제 2 층을 포함할 수 있고, 제 2 층 상의 개별 위치에서 제 2 층의 두께는 제 1 측 거리와 제 2 측 거리의 합으로 이루어질 수 있다. 다른 실시예가 설명되고 그리고/또는 청구될 수도 있다.
申请公布号 KR20160089273(A) 申请公布日期 2016.07.27
申请号 KR20157033254 申请日期 2014.12.22
申请人 INTEL CORPORATION 发明人 JEN WEI LUN KANE;JAIN PADAM;SENEVIRATNE DILAN;CHEN CHI MON
分类号 H01L25/07;G06F1/16;H01L23/13;H01L23/14;H01L25/065 主分类号 H01L25/07
代理机构 代理人
主权项
地址