总线通讯接收端解码电路

摘要

本发明涉及一种总线通讯接收端解码电路，其中包括第一总线分压模块，用以将总线电压降压后产生的分压电压输入至所述的第一比较器的正向输入端；阈值电压产生模块，用以根据所述的总线电压产生一阈值电压，且该阈值电压输入至所述的第一比较器的反向输入端；第一比较器，用以根据所述的阈值电压与所述的分压电压的大小，使得所述的主机待机或发送指令。采用该种结构的总线通讯接收端解码电路，排除了离主机最近和最远的从机由于连接线不一样的长度导致的差异性，同时也使每一个从机采用一样的设置值，避免不一样的从机使用不一样的设置值。

主权项

一种总线通讯接收端解码电路，其特征在于，所述的电路包括：第一总线分压模块，用以将总线电压降压后产生的分压电压输入至所述的第一比较器的正向输入端；阈值电压产生模块，用以根据所述的总线电压产生一阈值电压，且该阈值电压输入至所述的第一比较器的反向输入端；第一比较器，用以根据所述的阈值电压与所述的分压电压的大小，使得所述的主机待机或发送指令。