发明名称 |
高速缓存行的非对齐加载指令的推测并行执行系统和方法 |
摘要 |
一种执行高速缓存行非对齐加载指令的推测并行执行的系统,包括:推断地预测加载指令与高度缓存存储器是否是非对齐的;将所述加载指令标注为非对齐的并发射指令到调度器;并行地向第一和第二加载流水线派遣所述被标注为非对齐的加载指令,并确定两个加载流水线的相应地址以从包括目标加载数据的第一和第二高速缓冲行撷取数据,并合并从两个加载流水线检测的数据。可以基于匹配被确认为实际上非对齐的加载指令的在前次例程的指令指针来进行预测。可以进一步基于使用前次地址和跳步进行预测以预测加载指令的连续例程之间的地址步长。选择两个加载的地址以合并目标加载数据。 |
申请公布号 |
CN105446773A |
申请公布日期 |
2016.03.30 |
申请号 |
CN201510794204.1 |
申请日期 |
2015.11.18 |
申请人 |
上海兆芯集成电路有限公司 |
发明人 |
邸千力;张俊杰 |
分类号 |
G06F9/445(2006.01)I;G06F12/0802(2016.01)I |
主分类号 |
G06F9/445(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
钱大勇 |
主权项 |
一种执行高速缓存行非对齐加载指令的推测并行执行的微处理器,包括:预测器,预测加载指令是否是非对齐的;前端,发射指令到调度器,其中当预测器预测所述加载指令是非对齐加载指令的时候,所述前端将所述加载指令标注为非对齐的;非对齐加载派遣器,检测从所述调度器派遣的被标注为非对齐的加载指令,向第一加载流水线派遣所述被标注为非对齐的加载指令,并派遣所述被标注为非对齐的加载指令的副本到第二加载流水线;存储器系统,包括所述第一和第二加载流水线,其中所述存储器系统确定所述被标注为非对齐的加载指令的第一地址以从第一高速缓存行访问第一数据,并确定所述被标注为非对齐的加载指令的所述副本的第二地址以从第二高速缓存行访问第二数据;以及合并逻辑,合并所述第一数据和所述第二数据以提供所述被标注为非对齐的加载指令的结果数据。 |
地址 |
201203 上海市张江高科技园区金科路2537号301室 |