| 发明名称 | 一种数字全息图的零级像抑制电路 | ||
| 摘要 | 本实用新型提供一种数字全息图的零级像抑制电路，包括DSP主控处理器，还包括可编程集成芯片，所述可编程集成芯片上集成有依次连接的缓冲存储器、像素数据处理器和滤波器电路；所述缓冲存储器与所述DSP主控处理器连接，所述滤波器电路与所述DSP主控处理器连接。本实用新型基于FPGA集成芯片和滤波器实现数字全息图像的零级像抑制处理过程，通过硬件电路方式的实现，显著提高了图像的处理效率，使其具备实时性；同时又能恢复信息图像的并行处理能力。 | ||
| 申请公布号 | CN205092904U | 申请公布日期 | 2016.03.16 |
| 申请号 | CN201520908407.4 | 申请日期 | 2015.11.13 |
| 申请人 | 福建师范大学 | 发明人 | 陈家祯;郑子华;叶锋;连桂仁;许力 |
| 分类号 | H04N5/14(2006.01)I;H04N5/21(2006.01)I | 主分类号 | H04N5/14(2006.01)I |
| 代理机构 | 福州市鼓楼区博深专利代理事务所(普通合伙) 35214 | 代理人 | 林志峥 |
| 主权项 | 一种数字全息图的零级像抑制电路，包括DSP主控处理器，其特征在于，还包括可编程集成芯片，所述可编程集成芯片上集成有依次连接的缓冲存储器、像素数据处理器和滤波器电路；所述缓冲存储器与所述DSP主控处理器连接，所述滤波器电路与所述DSP主控处理器连接。 | ||
| 地址 | 350007 福建省福州市大学城科技路1号福建师范大学旗山校区科技处 | ||