| 摘要 |
Slave-Vorrichtung für ein serielles, synchrones Vollduplexbussystem, mit: einer Dateneingabestufe zum Empfangen eines Mittelspannungsdatenbussignals von einer Master-Vorrichtung und zum Bereitstellen eines Mittelspannungsdatensignals an einen Datensignalpegelabwärtsschieber, der ein entsprechendes Niederspannungsdatensignal erzeugt; eine Takteingabestufe zum Empfangen eines Mittelspannungstaktbussignals von der Master-Vorrichtung und zum Bereitstellen eines Mittelspannungstaktsignals an einem Taktsignalpegelabwärtsschieber, der ein entsprechendes Niederspannungstaktsignal erzeugt; eine Schnittstellenlogik, die das Niederspannungstaktsignal und das Niederspannungsdatensignal empfängt und eine oder mehrere logische Operationen ausführt, um basierend darauf ein oder mehrere Niederspannungsausgabedatensignale zu erzeugen; ein Synchronisationsverzögerungsflipflop mit einem Verzögerungsflipflopdateneingang, einem Verzögerungsflipfloptakteingang und einem Verzögerungsflipfloptaktausgang, worin ein asynchrones Mittelspannungsausgabedatensignal dem Verzögerungsdatenflipflopeingang zugeführt wird, worin ein Mittelspannungsausgabetaktsignal dem Verzögerungsflipfloptakteingang zugeführt wird und worin der Verzögerungsflipflopdatenausgang ein synchrones Mittelspannungsausgabedatensignal bereitstellt; und eine Datenausgabestufe, die ein Mittelspannungsdatenbussignal an die Master-Vorrichtung sendet, worin das synchrone Mittelspannungsausgabesignal der Datenausgabestufe zugeführt wird. |
