消除比较器延迟的振荡电路

摘要

本发明公开了一种消除比较器延迟的振荡电路，包括恒流电流源、每组由至少三个开关组成的三组开关、至少三个等值的接地电容、比较器、减法器以及逻辑模块。这些电容的上极板分别对应连接三组开关的一端；比较器的正输入端连接第一组开关的另一端和恒流电流源间的节点并接收该节点的电压V_P、负输入端接收参考电压V_REF；减法器的输出端连接第二组开关的另一端、第一输入端连接第三组开关的另一端、第二输入端接收参考电压V_REF。每组开关的至少三个开关分别由至少三个控制信号控制其通断，各控制信号轮流置为高电平且同一时间仅一个为高电平。逻辑模块根据比较器的输出产生各控制信号，使得各电容从电压V_P-V_REF开始被充电以抵消比较器的延迟。

主权项

一种消除比较器延迟的振荡电路，其特征在于，包括一个恒流电流源、每组由N个开关组成的三组开关、N个电容值相等的电容C₁‑C_N、比较器、减法器以及一个逻辑模块；所述N个电容C₁‑C_N的上极板分别对应连接第一组开关S₁₁‑S_1N的一端、第二组开关S₂₁‑S_2N的一端以及第三组开关S₃₁‑S_3N的一端，下极板接地；所述比较器的正输入端连接所述第一组开关S₁₁‑S_1N的另一端和所述恒流电流源之间的节点并接收该节点处的电压V_P、负输入端接收参考电压V_REF；所述减法器的输出端连接所述第二组开关S₂₁‑S_2N的另一端、第一输入端连接所述第三组开关S₃₁‑S_3N的另一端、第二输入端接收所述参考电压V_REF；所述第一组开关S₁₁‑S_1N分别由控制信号Q₁‑Q_N控制其通断，所述第二组开关S₂₁‑S_2N分别由控制信号Q_N、Q₁‑Q_N‑1控制其通断，所述第三组开关S₃₁‑S_3N分别由控制信号Q_N‑1、Q_N、Q₁‑Q_N‑2控制其通断，其中所述控制信号Q₁‑Q_N轮流置为高电平且同一时间仅有一个为高电平；所述逻辑模块的输入端连接所述比较器的输出端，其根据所述比较器的输出信号产生所述控制信号Q₁‑Q_N；当控制信号Q_i为高电平时，所述恒流电流源向所述电容C_i充电使其上极板电压V_P升高，当所述电容C_i的上极板电压V_P升高至大于所述参考电压V_REF使所述比较器的输出翻转时，所述逻辑模块将控制信号Q_i+1或Q_i+1‑N置为高电平，其余控制信号置为低电平，以使所述减法器的第一输入端接收所述电压V_P，并将电压V_P‑V_REF输出至所述电容C_i+2或C_i+2‑N的上极板；N为大于等于3的正整数；i为小于等于N的正整数。