基于三元内容寻址存储器通用现场总线接收机

摘要

本实用新型涉及一种三元内容寻址存储器通用现场总线接收机，它包括：输入与位同步电路相连的采样点生成电路，输出极性信息至移位寄存器的极性矫正电路，输入与极性矫正电路相连，输出至输入寄存器的移位寄存器，输入接采样点生成电路、输出至时序控制电路的计数控制电路，包括与时序控制器相连的三元内容寻址存储器阵列、并经优先级处理电路至双口RAM阵列的可编程状态机，双口RAM阵列输出至状态寄存器和输出寄存器，输出寄存器输出至计数控制电路、位同步电路、极性矫正电路、采样点生成电路。本实用新型具有良好的通用性，可代替现有多种类型的现场总线接收电路，也可用于其它在物理层使用曼彻斯特编码的通讯协议。

主权项

1.一种三元内容寻址存储器通用现场总线接收机，其特征在于包括：位同步电路输出有效数据采样点信息至采样点生成电路；采样点生成电路，接收位同步电路有效数据采样点信息，输出两路信号，一路采样后数据送至移位寄存器；另一路接收数据脉冲个数给计数控制电路；极性矫正电路，接收指定的通讯协议配置信息，传输极性信息至移位寄存器；移位寄存器，接收极性矫正电路极性信息，输出并行数据至输入寄存器；输入寄存器，与时序控制器相连，并接收移位寄存器内的并行数据；计数控制电路，接收采样点生成电路的脉冲信号及指定的通讯协议配置信息中的接收位数数据，发出时序控制的启动信号至时序控制电路；时序控制电路，接收计数控制电路控制信息，传递配置信息至输入寄存器和状态寄存器，同时输出时序控制信息至时序控制器；可编程状态机，包括三元内容寻址存储器阵列、优先处理电路及双口RAM阵列，其中三元内容寻址存储器阵列与时序控制电路相连，接收输入寄存器的并行数据与期待的协议信息，将合法数据经优先级处理电路输给双口RAM阵列；优先级处理电路的输入分别连接时序控制电路及三元内容寻址存储器阵列的输出端，优先级处理电路的输出直接连接双口RAM阵列的“字”线；双口RAM阵列接收外部设备主处理器输入的可编程的、对应于三元内容寻址存储器阵列的状态信号和用于数据通道电路的控制信号，与时序控制器相连的同时将优先级管理电路输入的来自三元内容寻址存储器阵列的合法数据作为“字”线输入，双口RAM阵列的“位”线输出下一次匹配运算需要使用的、三元内容寻址存储器阵列的、协议信息所在的区域状态信息和下一次需要的接收位数数据，作为状态寄存数据和输出状态信息；状态寄存器，与时序控制器相连，将双口RAM阵列中状态信息反馈输出到三元内容寻址存储器阵列；输出寄存器，接收双口RAM阵列的输出状态信息，即指定的通讯协议配置信息，输出分四路：一路作为接收位数数据至计数控制电路，一路接位同步电路，一路至极性矫正电路，另一路至采样点生成电路。