发明名称 |
半导体集成电路 |
摘要 |
具备输入缓冲电路用的测试电路的传统的半导体集成电路中,必须逐个选择输入缓冲电路进行测试,因此,在进行多个输入缓冲电路的测试时,可能会增加其测试时间。因而,本发明的半导体集成电路所具备的测试电路中设有:在输入的多个第一信号全部为第一逻辑状态时和其它状态时,输出不同逻辑状态的信号的第一多输入逻辑电路,以及在输入的多个第一信号全部为与第一逻辑状态不同的第二逻辑状态时和其它状态时,输出不同逻辑状态的信号的第二多输入逻辑电路。 |
申请公布号 |
CN1763555B |
申请公布日期 |
2010.05.12 |
申请号 |
CN200510088227.7 |
申请日期 |
2005.07.29 |
申请人 |
冲电气工业株式会社 |
发明人 |
奥井丰;照井健二 |
分类号 |
G01R31/28(2006.01)I;H01L21/66(2006.01)I |
主分类号 |
G01R31/28(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
杨凯;刘宗杰 |
主权项 |
一种半导体集成电路,其特征在于设有:分别供给输入信号的多个输入端子,按照供给所述输入端子的所述输入信号分别输出第一信号的多个缓冲电路,其中被输入由所述缓冲电路输出的多个所述第一信号的内部逻辑电路,以及其中被输入由所述缓冲电路输出的多个所述第一信号的测试电路;所述测试电路中设有,第一多输入逻辑电路,当输入的多个所述第一信号的逻辑状态不全部为H电平时,输出L电平的信号,而当输入的多个所述第一信号的逻辑状态全部为H电平时,输出H电平的信号,以及第二多输入逻辑电路,当输入的多个所述第一信号的逻辑状态不全部为L电平时,输出L电平的信号,而当输入的多个所述第一信号的逻辑状态全部为L电平时,输出H电平的信号。 |
地址 |
日本东京港区 |