基于分数输入和输出相位而操作的数字锁相环

摘要

本发明涉及基于分数输入和输出相位而操作的数字锁相环。在一个方面中，数字PLL(DPLL)基于输入和输出相位的分数部分而操作。所述DPLL累加至少一个输入信号以获得输入相位。所述DPLL(例如)使用时间/数字转换器(TDC)基于来自振荡器的振荡器信号与参考信号之间的相位差来确定输出相位的分数部分。所述DPLL基于所述输入相位的所述分数部分和所述输出相位的所述分数部分来确定相位误差。所述DPLL接着基于所述相位误差而产生用于所述振荡器的控制信号。在另一方面中，DPLL包括合成累加器，所述合成累加器基于所述参考信号通过追踪振荡器信号周期的数目来确定粗略输出相位。

主权项

一种电子设备，其包含：振荡器，其经配置以产生振荡器信号；以及数字锁相环DPLL，其经配置以接收来自所述振荡器的所述振荡器信号和参考信号且产生用于所述振荡器的控制信号，所述DPLL包含经配置以通过记录所述振荡器信号的周期的数目来确定粗略输出相位的包含寄存器的合成累加器，所述合成累加器是基于具有比所述振荡器信号的频率低的频率的所述参考信号而被更新，其中所述DPLL进一步经配置以通过累加调制信号来确定输入相位，其中所述DPLL进一步包含时间/数字转换器TDC，所述TDC经配置以基于所述振荡器信号与所述参考信号之间的相位差来确定精细输出相位，其中，用于所述振荡器的所述控制信号是基于所述粗略输出相位、所述精细输出相位和所述输入相位来确定的。