ＣＭＯＳイメージセンサの列共有２?２画素ユニットおよび画素アレイ

摘要

本発明は、ＣＭＯＳイメージセンサの列共有２?２画素ユニットおよび画素アレイを公開する。ＣＭＯＳイメージセンサ列共有２?２画素ユニットおよびＣＭＯＳイメージセンサ画素アレイは、４つの画素を２?２画素アレイに配置して１セットの画素ユニットとし、各セットの画素ユニットの前列の２つの画素および後列の２つの画素はそれぞれ列内にて選択トランジスタ、ソースフォロアトランジスタ、リセットトランジスタ、フローティングアクティブ領域を共有しており、ＣＭＯＳイメージセンサ画素アレイ中の金属線は２層の金属線で接続しており、第０の層の金属線および第１の層の金属線のみを素子の制御線として使用することで画像情報を収集する機能を実現するものであり、第２の層以上の高い層の金属線を素子制御線とすることなく、フォトダイオードＳｉ表面上の媒体高さを効果的に低くし、より多くの光をフォトダイオードに入射させることで、小面積イメージセンサの光利用効率および変換利得を高めることで、感度を向上させることができるので、小面積画素イメージセンサの画質を効果的に高めることができる。【選択図】図４