发明名称 在多处理器阵列产生模式间时序图之方法
摘要 此装置包括一多核心计算机处理器10,其中复数个核心15置于单一基质25上面。处理器15经由资料汇流排20直接连结到最靠近的周边处理器。由包含决定模式间时序的节点执行此方法。这些功能都是像程式一样执行。程式利用徒手调整方式决定即时时序周期以执行这些功能。此外,从驱动模拟器的事件所撷取的资料代表了准确的时序周期计数资讯。程式使用此资料产生时序图。此时序图可以在目标多处理器阵列硬体上执行,以比较与分析程式行为。此方法可以决定真正硬体事件与指令序列模拟之预期事件之间的相关性。
申请公布号 TW200923771 申请公布日期 2009.06.01
申请号 TW097142631 申请日期 2008.11.05
申请人 VNS管理股份有限公司 发明人 丹尼斯 亚瑟 劳服
分类号 G06F9/30(2006.01) 主分类号 G06F9/30(2006.01)
代理机构 代理人 洪澄文
主权项
地址 美国