发明名称 | 非易失性存储器写入装置以及方法 | ||
摘要 | 一种非易失性存储器写入装置以及方法,该装置包括快闪式存储器、选取模块、升压模块以及写入模块。快闪式存储器包括选取阵列,选取阵列包括基体、位线以及字线。选取模块选取位线的写入位线以及字线的写入字线,其中写入位线的邻近位线为浮接。升压模块产生列高电压、行高电压以及负电压。当升压模块于升压过程中,写入模块将负电压施加至位线,当升压模块完成产生列高电压以及行高电压时,写入模块将行高电压施加于写入字线,选取模块将列高电压施加于写入位线。本发明提出的一种非易失性存储器写入装置以及方法,可有效降低因邻近写入位线的本地位线因耦合效应所造成的写入干扰。 | ||
申请公布号 | CN104934059A | 申请公布日期 | 2015.09.23 |
申请号 | CN201410104518.X | 申请日期 | 2014.03.19 |
申请人 | 华邦电子股份有限公司 | 发明人 | 林宏学 |
分类号 | G11C16/06(2006.01)I | 主分类号 | G11C16/06(2006.01)I |
代理机构 | 北京三友知识产权代理有限公司 11127 | 代理人 | 任默闻 |
主权项 | 一种非易失性存储器写入装置,其特征在于,所述装置包括:一快闪式存储器,包括一选取阵列,所述选取阵列包括一基体、多个位线以及多个字线;一升压模块,产生一列高电压、一行高电压以及一负电压;一选取模块,耦接至所有所述字线及所述升压模块,所述选取模块自所述升压模块接收所述行高电压及所述负电压,且所述选取模块根据一地址信号选取所有所述位线的其中之一为写入位线以及选取所有所述字线的其中之一为写入字线,其中所述写入位线的邻近位线为浮接;一写入模块,耦接至所有所述位线及所述升压模块,所述写入模块自所述升压模块接收所述列高电压及所述负电压;其中当所述升压模块于升压过程中,所述写入模块将所述负电压施加至所有所述位线,当所述升压模块完成产生所述列高电压以及所述行高电压时,所述选取模块将所述行高电压施加于所述写入字线,所述写入模块将所述列高电压施加于所述写入位线,用以将数据写入所述写入字线以及所述写入位线所对应的存储器单元。 | ||
地址 | 中国台湾台中市 |