一种用于10G EPON的RS解码装置及方法

摘要

本发明提供了一种用于10G无源光网络(EPON)的RS解码装置，包括接收缓存模块、校正子计算模块、关键方程求解模块、钱搜索与错误值计算模块、延时缓存模块和发送缓存模块。本发明还提供了一种用于10G无源光网络EPON的RS解码方法。本发明可以实现RS解码与数据速率相协调，并实现多字节的并行处理。

主权项

一种用于10G无源光网络EPON的里所码RS解码装置，其特征在于，包括接收缓存模块、校正子计算模块、关键方程求解模块、钱搜索与错误值计算模块、延时缓存模块和发送缓存模块；所述接收缓存模块用于将输入的并行66比特位宽数据进行填零处理，调整为72比特位宽数据，将所述72比特位宽数据输出至校正子计算模块；所述校正子计算模块用于根据输入的72比特位宽数据计算校正子s_i，每隔31个时钟周期将所述校正子s_i输出至关键方程求解模块；所述校正子计算模块根据公式$\begin{array}{c}{s}_i=r_{254}{\left({\alpha }^i\right)}^{254}+···+r_1\left({\alpha }^i\right)+r_0\\ =\{···\{\left\{\right\{r_{260}{\left({\alpha }^i\right)}^8+r_{259}{\left({\alpha }^i\right)}^7+···+r_{253}\left({\alpha }^i\right)+r_{252}\}{\left({\alpha }^i\right)}^9+r_{251}{\left({\alpha }^i\right)}^8+\\ r_{250}{\left({\alpha }^i\right)}^7+···+r_{244}\left({\alpha }^i\right)+r_{243}\}{\left({\alpha }^i\right)}^9+···\}{\left({\alpha }^i\right)}^9+···\}{\left({\alpha }^i\right)}^9+\\ r_8{\left({\alpha }^i\right)}^8+r_7{\left({\alpha }^i\right)}^7+···+r_1\left({\alpha }^i\right)+r_0,i=\mathrm{0,1},···,2t-1\end{array}$计算校正子；其中r₂₅₄至r₀为经信道传输后接收到的码字；r₂₆₀至r₂₅₅为接收缓存模块填充的全零数据，α为本原多项式x⁸+x⁴+x³+x²+1＝0的根，t＝16；关键方程求解模块用于每隔31个时钟周期接收来自校正子计算模块的校正子s_i，将关键方程求解模块中的寄存器序列R、Q、L和U及度数变量degQ和degR设置为初始值，然后采用并行方式进行31次迭代计算，在新校正子到达的同时将计算得到的错误位置σ(x)和错误值多项式ω(x)寄存输出至钱搜索与错误值计算模块，并同时向钱搜索与错误值计算模块给出有效指示信号VALID，x＝0，1，2，…，15；延时缓存模块，用于缓存接收缓存模块输出的72比特位宽数据，并将所缓存的数据提供给钱搜索与错误值计算模块进行读取；钱搜索与错误值计算模块，用于根据错误位置σ(x)和错误值多项式ω(x)搜索出实际发生错误的错误位置和错误值，其中，每个时钟周期并行搜索9个位置；在计算出错误位置和错误值后，从延时缓存模块中提取出72比特位宽数据，并根据所述错误位置和错误值对所提取的72比特位宽数据进行纠错，将纠错之后的72比特位宽数据输出至发送缓存模块；发送缓存模块，用于将纠错之后的72比特位宽数据重排，去掉填充数据之后恢复为66比特位宽以适应出口的线路码型，并把FEC校验码替换为空闲码，并输出处理后的66比特位宽数据；所述钱搜索与错误值计算模块包括：反馈倍增电路、偶次项函数值计算电路、奇次项函数值计算电路以及判断纠错电路；所述反馈倍增电路将来自关键方程求解模块的错误位置多项式系数(σ₀，σ₁，…，σ₁₆)每次分别乘以对应系数((α⁹)⁰，(α⁹)¹，…，(α)⁹)¹⁶)，其中奇次幂项得出的结果继续输出至奇次项函数值计算电路，偶次幂项得出的结果输出至偶次项函数值计算电路；偶次项函数值计算电路，用于并行计算9个字节位置上的错误位置多项式函数σ(x)的偶次项函数值，电路设计中表现为：标准行计算结果分别为位置r₂₅₄、r₂₄₅、...、r₂上的函数值σ(0)、σ(9)、…、σ(252)，标准行前的第l行系数为标准行对应系数的‑(l‑1)次幂，其后的第l行系数为标准行对应系数的(l+1)次幂；按照以上方法设计的电路即可完成对原码字所有位置是否出错的判断，相应地，每行运算电路输出的函数值结果为${\sigma }_{\mathrm{even}}(9l+m)=\underset{\underset{j\mathrm{}\mathrm{even}}{0\le j\le 16,}}{\Sigma }{\sigma }_j{\alpha }^{9\mathrm{lj}+m-5},m=\mathrm{0,1},···,8,l=\mathrm{0,1},···,28;$奇次项函数值计算电路，用于并行计算9个字节位置上的错误位置多项式函数σ(x)的奇次项函数值，电路设计方法与偶次项函数值计算电路相同，每行运算电路输出的函数值结果为${\sigma }_{\mathrm{odd}}(9l+m)=\underset{\underset{j\mathrm{}\mathrm{odd}}{0\le j\le 15,}}{\Sigma }{\sigma }_j{\alpha }^{9\mathrm{lj}+m-5},m=\mathrm{0,1},···,8,l=\mathrm{0,1},···,28;$判断纠错电路，用于接收来自偶次项函数值计算电路的偶数项函数值以及来自奇次项函数值计算电路的奇次项函数值，计算偶次项函数值、奇次项函数值之和，若所述和为零，说明该位置上发生了错误，将根据公式计算得出的错误值与延时缓存模块输出的原数据相加以完成纠错，并将纠错之后的数据输出至发送缓存模块。