一种减小堆叠芯片上互连输入输出管脚面积的方法

摘要

本发明公开了一种减小堆叠芯片上互连输入输出管脚面积的方法，在制作堆叠芯片的过程中，通过降低互连输入输出管脚中驱动晶体管的数量、尺寸，以及降低互连输入输出管脚中抗静电放电器件晶体管的数量、尺寸，减小互连输入输出管脚面积；其中堆叠芯片采用微控制器标准系统总线作为管脚进行互连。本发明通过减小在用微控制器标准系统总线做管脚互连的上下堆叠多颗芯片上互连输入输出管脚中驱动电路尺寸和抗静电释放电路尺寸，以及减少驱动电路晶体管数量和抗静电释放电路晶体管数量，从而减小互连输入输出管脚面积，最终减小芯片面积，降低芯片成本。

主权项

一种减小堆叠芯片上互连输入输出管脚面积的方法，其特征在于，在制作堆叠芯片的过程中，通过降低互连输入输出管脚中驱动晶体管的数量、尺寸，以及降低所述互连输入输出管脚中抗静电放电器件的数量、尺寸，减小所述互连输入输出管脚面积；其中所述堆叠芯片采用微控制器标准系统总线作为管脚进行互连；其中上层芯片的互连管脚不直接与封装管壳的引脚相连。