低功耗WOLA滤波器组及其综合阶段电路

摘要

本发明公开了一种低功耗WOLA滤波器组及其综合阶段的电路，适用于采用多通道信号处理技术的数字助听器。本发明采用以非连续地址读取数据进行“乘-累加”和“乘-加”运算、模寻址和改变初始读写地址代替数据移位操作、折叠结构的存储器、逻辑译码电路代替存储器“存储”数值固定的窗系数等方法，直接减少功耗开销较大的存储器读写操作的次数。同时，本发明采用双运算单元结合折叠结构的存储器，实现两路运算并行执行，进一步减少整个系统操作所需时钟周期数，从而可以方便采用降低系统时钟频率或者时钟门控技术来降低动态翻转功耗。

主权项

一种WOLA滤波器组的综合阶段电路，其特征在于，该综合电路包括：IFFT处理模块、IFFT运算结果存储模块、综合窗系数获取模块、历史数据存储模块、乘‑加运算模块和综合电路控制模块，其中：IFFT处理模块，用于对K点序列Y_k(m)进行离散傅立叶逆变换，获得K点数据序列X′_K(m)，并输出至IFFT运算结果存储模块；IFFT运算结果存储模块，与所述IFFT处理模块相连接，用于保存所述K点数据序列X′_K(m)；综合窗系数获取模块，用于获取与所述K点数据序列X′_K(m)对应的窗系数，该综合窗系数获取模块深度为L_S，被分为s组，每组有K个数据，其中，s为大于等于1的整数；历史数据存储模块，用于存储历史运算结果，其深度为L_S，被分为s组，每组有K个数据，并同址写回所述乘‑加运算模块的运算结果；乘‑加运算模块，与所述IFFT运算结果存储模块和所述综合窗系数获取模块相连接，并与所述历史数据存储模块双向连接，用于将从所述IFFT运算结果存储模块获取的X′_K(m)中的第j个数据，与从所述综合窗系数获取模块中获取的各组中的第j个系数相乘，然后与从所述历史数据存储模块中读取的相应组中的第j个历史数据相加；并将乘‑加运算的结果按照原址返回所述历史数据存储模块；输出缓冲模块，与所述历史数据存储模块相连接，用于将从所述历史数据存储模块中读出的最旧的R个数据进行缓存，并按照预设时间输出。