一种FPGA芯片的错误检测方法和电路

摘要

本发明涉及一种FPGA芯片，包括：互连结构（xbar）和位于互连结构中的第一级错误检测单元，互连结构包括多个多路复用器，第一级错误检测单元包括逻辑电路，其中，所述互连结构的多个多路复用器接收输入的数字激励信号并输出第一数字信号，所述第一级错误检测单元基于逻辑电路对输入的第一数字信号进行逻辑运算并输出第二数字信号作为检测信号，由此判断互连结构中是否存在错误。该FPGA芯片在进行错误检测时无需考虑互连单元之间的互连关系和互连特点来设计不用的用例，并确保每个互连单元的所有路径都可被测试。

主权项

一种FPGA芯片，包括：互连结构（xbar）和位于互连结构中的第一级错误检测单元，互连结构包括多个多路复用器，第一级错误检测单元包括逻辑电路，其中，所述互连结构的多个多路复用器接收输入的数字激励信号并输出第一数字信号，所述第一级错误检测单元基于逻辑电路对输入的第一数字信号进行逻辑运算并输出第二数字信号作为检测信号，由此判断互连结构中是否存在错误。