一种自动同步的多通道并行存储DDS信号发生器

摘要

本发明公开了一种自动同步的多通道并行存储DDS信号发生器，增加一数据时钟相位判断模块，用于每个通道DAC即k路DAC内部分频器对采样时钟进行m分频后得到的数据时钟进行同步检测，如果某一路(通道)与参考数据时钟不同步，则对该路(通道)DAC内部分频器进行重新配置，重新检测其是否同步，直到所有通道都同步为止。本发明通过数据时钟相位判断模块对各通道数据脉冲的同步检测、对不同步通道的DAC内部分频器进行重新配置，直到同步，这样实现了各通道输出波形信号的自动同步。

主权项

一种自动同步的多通道并行存储DDS信号发生器，包括：一时钟模块，用于产生采样时钟；一上位机，由一片高性能的微处理器结合相应的外围电路构成，对整个信号发生器进行总体控制，包括将用户要求译码成各模块参数，再将参数转换成各模块要求格式的控制信号传送到相应模块；k个数据产生模块，每个数据产生模块均由相位累加器、相位加法器、波形查找表组成，其中，相位累加器每来一次数据时钟，相位累加器将上位机发送过来的频率控制字K做一次累加，并仅截取其高M位作为输出，相位加法器将相位累加器的输出与上位机传送过来的相位控制字P相加，实现各通道相位初始值的控制，相位加法器的输出作为地址信号输入到波形查找表，对于m路并行存储，则对应m个相位加法器，均与相位累加器的输出相加，每个相位加法器的输出作为地址信号输入到对应的波形查找表，波形查找表中数据是该波形在各个相位点的采样量化后的幅度值，在每一个数据时钟周期，各相位加法器的输出输入到波形查找表的地址线，波形查找表输出对应相位值的幅度值即离散波形幅度值，其中，波形查找表内存储的数据根据用户定义的波形改变而改变；k路数模转换器(DAC)，每路数模转换器与对应的数据产生模块连接，在采样时钟的控制下，将数据产生模块中m个波形查找表输出的离散波形幅度值转换成连续的阶梯波，实现从数字波形到模拟波形的转换，得到k路即k个通道的波形信号输出；一时钟分配模块，将时钟模块输出的采样时钟分成k路，并分别作为采样时钟送入到k路数模转换器中；其特征在于，还包括：一数据时钟相位判决模块；对于k路DAC，每一路的内部分频器均对采样时钟进行m分频，然后将分频信号分成两路，一路作为插值时钟，用于DAC内m个离散波形幅度值的插值处，另一路作为数据时钟输出到对应的数据产生模块；每一路DAC输出的数据时钟同时输出到数据时钟相位判决模块；数据时钟相位判决模块接收来自k路DAC内部分频器输出的数据时钟，并将其中一路数据时钟作为参考数据时钟，让其他k‑1路数据时钟分别与参考数据时钟异或，得到k‑1路异或值；对于每一路异或值，将一非相干采样时钟和该异或值同时接入一计数器中；同时，在上位机中，也设置有一计数器，对非相干采样时钟进行计数，并设置计数次数Nc，计数器阈值Ns，其中，Ns<Nc，在自动同步时，上位机发出初始化命令，使上位机中的计数器复位为0，数据时钟相位判决模块中的每一路的计数器复位为0，然后，每一个非相干采样时钟到来时，上位机中的计数器计数值加1，数据时钟相位判决模块中的每一路的计数器：如果异或值为低，则计数器在每次非相干采样时钟到来时计数值加1，如果为异或值为高，则计数器在每次非相干采样时钟到来时计数值不变；当上位机中的计数器计数值达到计数次数Nc时，则数据时钟相位判决模块中各路的计数器停止计数，上位机读取个各路的计数器的计数值，并进行判断：如果计数值大于等于计数器阈值Ns则表示该路参考数据时钟对应的通道已经同步，如果小于，则表示该路参考数据时钟对应的通道不同步；对于不同步的通道，则对该通道DAC的内部分频器进行重新配置，然后上位机重新初始化化，使上位机中的计数器复位为0，数据时钟相位判决模块中的每一路的计数器复位为0，然后进行计数、判断，这样重复，直到数据时钟相位判决模块中所有各路的计数器计数值都大于等于计数器阈值Ns为止，这样k路DAC内部分频器输出的数据时钟同相位，各通道的波形信号同步。