| 发明名称 | 鉴频鉴相器电路 | ||
| 摘要 | 本发明提供一种鉴频鉴相器(PFD)电路，适于在锁相环(PLL)电路中使用。鉴频鉴相器电路包括：鉴频鉴相器部分，该鉴频鉴相器部分适于检测两个输入信号的频率和相位差并根据检测到的频率和相位差产生控制信号；延迟和复位部分，该延迟和复位部分适于延迟所产生的控制信号，以基于控制信号和延迟的控制信号的结合产生复位信号用于复位鉴频鉴相器部分，并提供所产生的复位信号到鉴频鉴相器部分。 | ||
| 申请公布号 | CN103973300A | 申请公布日期 | 2014.08.06 |
| 申请号 | CN201410003653.5 | 申请日期 | 2014.01.03 |
| 申请人 | NXP股份有限公司 | 发明人 | 路易斯·普拉姆斯玛;尼古拉·伊凡尼塞维奇 |
| 分类号 | H03L7/085(2006.01)I | 主分类号 | H03L7/085(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
| 主权项 | 一种鉴频鉴相器(PFD)电路(400)，其特征在于，包括：鉴频鉴相器部分，所述鉴频鉴相器部分适于检测两个输入信号(REF，DIV)的频率和相位差并根据检测到的频率和相位差产生控制信号(UP，DOWN)；和延迟和复位部分，所述延迟和复位部分适于对产生的控制信号进行延迟，基于控制信号和延迟的控制信号产生复位信号用于对鉴频鉴相器部分进行复位，以及提供产生的复位信号到鉴频鉴相器部分。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||