一种总线数据录取系统

摘要

本实用新型公开了一种录取总线数据的系统，涉及数字式时分制指令/响应型多路传输数据总线接口、通讯、信号采集处理和FPGA逻辑操作领域。所述系统包括通信接收器、AD采集器、数据转换器、触发信号检测器、数据录取器。应用该系统进行信号录取时，当外部输入的触发信号的触发类型为双速率触发录取时，数据抽取和过滤模块交替采用高速/低速录取速率录取电压数据，获得录取数据。本实用新型所述系统可根据配置自动提取并存储有用信息，有效的完成有用总线数据的录取。

主权项

一种总线数据录取系统，其特征在于，所述系统包括通信接收器、AD采集器、数据转换器、触发信号检测器、数据录取器， 所述通信接收器设置有总线数据的触发信号输入端，与触发信号的输出端相连，所述通信接收器设置有控制信号控制输出端；所述AD采集器设置有控制信号输入端，与所述控制信号的输出端相连；所述触发信号检测器设置有触发信号输入端，与触发信号的输出端相连； 所述通信接收器用于接收外部输入的触发信号； 所述AD采集器用于将当前的总线数据进行采集并转换为数字信号； 所述数据转换器用于将AD采集器转换得到的数字信号转变成电压数据； 所述触发信号检测器用于根据触发信号的触发类型，生成录取速率判断结果； 所述数据录取器用于根据所述录取速率判断结果，对所述电压数据进行录取。