发明名称 |
一种基于D锁存器实现FPGA中I/O管脚复用的方法 |
摘要 |
本发明提供一种基于D锁存器实现FPGA中I/O管脚复用的方法,所述方法包括以下步骤:将FPGA中复用的I/O管脚同时连接到D锁存器的D输入端和第一设备的端口;将D锁存器的OE1和OE2时序控制信号都固定为低电平,同时将D锁存器的LE1和LE2时序控制信号连接,并接到FPGA的同一管脚上进行电平控制;将D锁存器的Q输出端接到第二设备的端口;FPGA控制D锁存器、第一设备和第二设备,实现FPGA的I/O管脚的复用。本发明提供一种基于D锁存器实现FPGA中I/O管脚复用的方法,通过基于D锁存器实现FPGA中I/O管脚的复用,避免了因为FPGA管脚不足,二选择价格更为昂贵的FPGA,节约了成本。 |
申请公布号 |
CN103577372A |
申请公布日期 |
2014.02.12 |
申请号 |
CN201310562546.1 |
申请日期 |
2013.11.13 |
申请人 |
曙光信息产业(北京)有限公司 |
发明人 |
张克功;袁海滨;邵宗有;沙超群;郑臣明;王晖 |
分类号 |
G06F13/40(2006.01)I |
主分类号 |
G06F13/40(2006.01)I |
代理机构 |
北京安博达知识产权代理有限公司 11271 |
代理人 |
徐国文 |
主权项 |
一种基于D锁存器实现FPGA中I/O管脚复用的方法,其特征在于:所述方法包括以下步骤:步骤1:将FPGA中复用的I/O管脚同时连接到D锁存器的D输入端和第一设备的端口;步骤2:将D锁存器的OE1和OE2时序控制信号都固定为低电平,同时将D锁存器的LE1和LE2时序控制信号连接,并接到FPGA的同一管脚上进行电平控制;步骤3:将D锁存器的Q输出端接到第二设备的端口;步骤4:FPGA控制D锁存器、第一设备和第二设备,实现FPGA的I/O管脚的复用。 |
地址 |
100193 北京市海淀区东北旺西路8号中关村软件园曙光大厦 |