峰值电压检测电路

摘要

本发明公开了一种峰值电压检测电路，用于解决现有峰值电压检测电路精度低的技术问题。技术方案是电路由可控延时单元、迟滞比较器、传输门开关和保持电容组成。可控延时单元由无源RC电路实现；传输门开关由NMOS管和PMOS管并联实现。输入信号经可控延时单元延时后得到延时信号，延时信号输入到迟滞比较器，迟滞比较器的的输出信号Vn和Vp分别控制NMOS管和PMOS管的通断，使得保持电容Ch两端电压Vout跟随延时信号Vd变化，保持电容上的输出电压即为峰值输出电压。由于增加了迟滞比较器和可控延时单元，峰值电压检测误差由背景技术的5%～18%减小到<1%，探测精度由背景技术的82%～95%提高到到99%以上。

主权项

一种峰值电压检测电路，包括比较器和保持电容，其特征在于还包括还包括可控延时单元和传输门开关；所述比较器是迟滞比较器；输入信号Vin经可控延时单元延时后得到延时信号Vd，延时信号Vd输入到迟滞比较器的负向输入端并同时接到传输门开关Sn和Sp的输入端；迟滞比较器的正向输入端与输入信号Vin相连，迟滞比较器的正向输出端和负向输出端的输出信号Vn和Vp分别控制传输门开关Sn和Sp的闭合与关断，开关闭合时，保持电容Ch两端电压Vout跟随延时信号Vd变化，开关关断时，输出电压Vout被保持；传输门开关Sn和Sp的输出连接在保持电容Ch的一端，保持电容Ch的另一端接地，保持电容Ch上的输出电压是峰值输出电压。