Sigma-Delta调制器及包含其的Sigma-Delta模数转换器

摘要

本发明公开了一种Sigma-Delta调制器及包含其的模数转换器，所述调制器包括：由输入向输出依次连接的第一增益单元、第一模拟减法器、第一延迟积分器、第三增益单元、第二模拟减法器、积分电路结构、第五增益单元、量化器、由量化器的输出端到第一模拟减法器依次连接的第一反馈DAC、第一模拟差分器和第二增益单元、由量化器的输出端到第二模拟减法器依次连接的第二反馈DAC、第二模拟差分器和第四增益单元组成；第一模拟减法器将所述第一增益单元输出的信号与第一反馈通路输出的信号做差；第二模拟减法器将所述第三增益单元输出的信号与第二反馈通路输出的信号做差。本发明可以在整形反馈DAC的组件失配的同时，消除DAC反馈通路的数字逻辑延迟。

主权项

一种Sigma‑Delta调制器，包括： 第一增益单元，输入端连接调制器的输入信号； 第一模拟减法器，将所述第一增益单元输出的信号与第一反馈通路输出的信号做差； 第一延迟积分器，输入端与所述第一模拟减法器的输出端连接； 第三增益单元，输入端与所述第一延迟积分器的输出端连接； 第二模拟减法器，将所述第三增益单元输出的信号与第二反馈通路输出的信号做差； 积分电路结构，输入端与所述第二模拟减法器的输出端连接；第五增益单元，输入端与所述积分电路结构的输出端连接； 量化器，输入端与所述第五增益单元的输出端连接； 第一反馈通路，包括由所述量化器的输出端到所述第一模拟减法器依次连接的第一反馈DAC和第二增益单元； 第二反馈通路，包括由所述量化器的输出端到所述第二模拟减法器依次连接的第二反馈DAC和第四增益单元； 其特征在于，所述调制器还包括： 第一模拟差分器，设于所述第一反馈通路，输入端与所述第一反馈DAC的输出端连接，输出端与所述第二增益单元的输入端连接； 第二模拟差分器，设于所述第二反馈通路，输入端与所述第二反馈DAC的输出端连接，输出端与所述第四增益单元的输入端连接； 所述积分电路结构包括：第二延迟积分器，输入端与所述第二模拟减法器的输出端连接；以及 非延迟积分器，输入端与所述第二延迟积分器的输出端连接，输出端与所述第五增益单元的输入端连接；所述调制器还包括内部反馈通路，所述内部反馈通路包括连接在所述非延迟积分器的输出端与第二模拟减法器的输入端之间的内部 反馈增益单元，所述第二模拟减法器将所述第三增益单元输出的信号与第二反馈通路输出的信号做差后的结果再与所述内部反馈通路输出的信号做差； 或者，所述积分电路结构为设于所述第二模拟减法器与所述第五增益单元之间的双积分器结构，所述双积分器结构包括： 模拟加法器，将所述第二模拟减法器输出的信号减去第一延迟支路输出的信号，再加上第二延迟支路输出的信号； 非延迟积分器，输入端与所述模拟加法器的输出端连接； 第二半周期延迟模块，输入端与所述非延迟积分器的输出端连接，输出端与所述第五增益单元的输入端连接； 第一延迟支路，包括输入端与所述非延迟积分器的输出端连接，输出端连接至所述模拟加法器的两周期延迟模块； 第二延迟支路，包括输入端与所述非延迟积分器的输出端连接的一周期延迟模块，以及输入端与所述一周期延迟模块的输出端连接、输出端连接至所述模拟加法器的第二延迟支路增益单元。