发明名称 |
信息处理器与信息处理器的控制方法 |
摘要 |
本发明涉及一种信息处理器,包括:处理部分,适于对与时钟信号的正边沿和负边沿中的一个边沿同步输出的数据信号进行预定处理,并且输出其执行结果;保存部分,适于与时钟信号的正边沿和负边沿中的另一个边沿同步保存执行结果;时序确定部分,适于确定在保存部分保存执行结果之前持续的宽限期是否满足保存部分的建立时间;时钟控制部分,适于如果确定宽限期不满足建立时间,则时钟控制部分按宽限期满足建立时间的方式至少控制正边沿或者负边沿的时序;以及时钟生成部分,适于根据所控制的时序生成时钟信号。 |
申请公布号 |
CN103207640A |
申请公布日期 |
2013.07.17 |
申请号 |
CN201310008751.3 |
申请日期 |
2013.01.10 |
申请人 |
索尼公司 |
发明人 |
平入孝二 |
分类号 |
G06F1/12(2006.01)I;G06F11/10(2006.01)I |
主分类号 |
G06F1/12(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
黄剑飞 |
主权项 |
一种信息处理器,包含:处理部分,适于对与时钟信号的正边沿和负边沿中的一个边沿同步输出的数据信号进行预定处理,并且输出其执行结果;保存部分,适于与时钟信号的正边沿和负边沿中的另一个边沿同步地保存执行结果;时序确定部分,适于确定在保存部分保存执行结果之前持续的宽限期是否满足保存部分的建立时间;时钟控制部分,适于如果确定宽限期不满足建立时间,则按宽限期满足建立时间的方式至少控制正边沿或者负边沿的时序;以及时钟生成部分,适于根据所控制的时序生成时钟信号。 |
地址 |
日本东京都 |