一种基于FPGA的闭环VCO线性度校正电路

摘要

本发明涉及一种基于FPGA的闭环VCO线性度校正电路，其包括FPGA数字电路、DAC数模转换电路、放大滤波电路、分频电路、驱动滤波电路；FPGA数字电路分别与驱动滤波电路、DAC数模转换电路连接，DAC数模转换电路与放大滤波电路连接，驱动滤波电路与分频电路连接；该电路结构简洁，设计巧妙，能够有效校正VCO的线性度，实时性高、及时可靠、通用性高，线性度校正准确，解决了目前VCO线性度校正存在的诸多局限性问题。

主权项

一种基于FPGA的闭环压控振荡器VCO线性度校正电路，其特征在于包括：FPGA数字电路、DAC数模转换电路、放大滤波电路、分频电路、驱动滤波电路；所述FPGA数字电路分别与驱动滤波电路、DAC数模转换电路连接，所述DAC数模转换电路与放大滤波电路连接，所述驱动滤波电路与分频电路连接；其中，所述FPGA数字电路包括CPU、频率测量模块、DA模块、ROM、RAM以及AVALON总线模块，所述CPU、频率测量模块、DA模块、ROM、RAM分别与AVALON总线模块连接，且所述频率测量模块与驱动滤波电路连接，所述DA模块与DAC数模转换电路连接；在所述FPGA数字电路中执行如下步骤的校正方法：1）FPGA中的CPU通过DA模块向DAC数模转换电路发出电压控制字VCTRL；2）DAC数模转换电路将控制字VCTRL转换为相应的电流；3）放大滤波电路将电流转换为电压并滤波，并将电压值放大到‑10V到+10V之间，记为vturn；4）压控振荡器VCO利用输入的电压vturn控制其输出信号的频率；5）压控振荡器VCO输出信号的频率经过分频电路，形成分频信号FDIV，频率范围在100MHZ到200MHZ之间；6）驱动滤波电路对分频信号FDIV进行驱动滤波；7）将驱动滤波后的信号输入到FPGA的频率测量模块，测量输入信号的频率；8）FPGA中的CPU读取频率测量模块测得的频率值，判断得到的频率值与预期的频率值之间的相对误差在0.1%以内，若相对误差大于0.1%，则重复1）到7）步骤，直到相对误差在0.1%以内，将此时的电压控制字存储到RAM中，至此完成压控振荡器VCO一个频点的电压校正。