发明名称 |
MOS器件的形成方法及其形成的MOS器件 |
摘要 |
本发明提供一种MOS器件的形成方法,包括:首先,提供至少包括三个区域的半导体衬底,其中,第一区域用于形成栅极区,与第一区域相邻的第二、三区域分别用于形成源区与漏区;接着,利用外延法使所述第一区域的半导体衬底向外延伸生长出外延层;然后,利用各向同性刻蚀法刻蚀该外延层形成沟道区;再接着,利用外延法在第二、三区域生长硅-锗,分别形成硅-锗源区结构、漏区结构;之后,对该硅-锗源区结构、漏区结构进行掺杂。本发明还提供了利用上述方法形成的MOS器件。采用本发明的技术方案,避免了常规做法中刻蚀源漏区给硅衬底带来的损伤,达到了减小缺陷目的,形成的MOS器件在使用过程中不易发生漏电现象。 |
申请公布号 |
CN103137480A |
申请公布日期 |
2013.06.05 |
申请号 |
CN201110382871.0 |
申请日期 |
2011.11.25 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
刘金华 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种MOS器件的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底至少包括三个区域,其中,第一区域用于形成栅极区,与第一区域相邻的第二区域、第三区域分别用于形成源区与漏区;利用外延法使所述第一区域的半导体衬底向外延伸生长出外延层;利用各向同性刻蚀法刻蚀所述外延层形成沟道区;利用外延法在第二区域、第三区域生长硅‑锗,分别形成硅‑锗源区结构、漏区结构;对所述硅‑锗源区结构、漏区结构进行掺杂。 |
地址 |
201203 上海市浦东新区张江路18号 |