发明名称 Verfahren und System zum Optimieren der Latenz bei dynamischer Speichereinteilung
摘要 System zum Optimieren der Latenz einer dynamischen Speichereinteilung mit: einem Speicher mit einer Mehrzahl von Blöcken, wobei jeder Block wenigstens einen Weg aufweist: eine Logik zum Erzeugen entweder eines warm bit, das angibt, dass auf wenigstens einen Block aus der Mehrzahl von Blöcken seit einem letzten Austritt aus einem Energiezustand zugegriffen worden ist, oder eines dirty bit, das angibt, dass wenigstens ein Block aus der Mehrzahl von Blöcken modifiziert worden ist; eine Steuerlogik zum Anfordern einer Änderung des Zustands des Speichers; und einen Prozessor zum Anfordem der Aktivierung oder Deaktivierung eines der Mehrzahl von Blöcken durch den Speicher, wobei ein Statusbit von einem Block für eine Blockaktivierung invalidiert wird, falls der Block durch ein warm bit markiert ist, oder ein Block für eine Blockdeaktivierung invalidiert wird, falls der Block durch ein dirty bit markiert ist.
申请公布号 DE112006002835(B4) 申请公布日期 2013.02.28
申请号 DE20061102835T 申请日期 2006.12.11
申请人 INTEL CORP. 发明人 JAHAGIRDAR, SANJEEV
分类号 G06F1/32;G11C5/14 主分类号 G06F1/32
代理机构 代理人
主权项
地址