发明名称 |
一种多通道高速并行交替ADC采样电路 |
摘要 |
本发明提供一种多通道高速并行交替ADC采样电路,包括模拟差分信号输入模块、时钟产生和分相模块、并行ADC模块、数据传输模块,模拟差分信号输入模块的各数据输出端与并行ADC模块中对应的各数据输入端相连,时钟产生和分相模块的各时钟输出端与并行ADC模块中对应的各时钟输入端相连,并行ADC模块的各数据输出端与数据传输模块相连;分相单元由无源功率分配器组成,无源功率分配器将输入的时钟相位等分后输出。本发明使用无源功率分配器完成对时钟信号的分相,由于不需要电源供电,其受干扰较小,对时钟信号分相精确度高,时钟抖动小。 |
申请公布号 |
CN102868406A |
申请公布日期 |
2013.01.09 |
申请号 |
CN201210339516.X |
申请日期 |
2012.09.13 |
申请人 |
电子科技大学 |
发明人 |
阎波;焦少波;沈建;姚远;林水生;李广军 |
分类号 |
H03M1/36(2006.01)I |
主分类号 |
H03M1/36(2006.01)I |
代理机构 |
电子科技大学专利中心 51203 |
代理人 |
李明光 |
主权项 |
一种多通道高速并行交替ADC采样电路,包括模拟差分信号输入模块、时钟产生和分相模块、并行ADC模块、数据传输模块,模拟差分信号输入模块的各数据输出端与并行ADC模块中对应的各数据输入端相连,时钟产生和分相模块的各时钟输出端与并行ADC模块中对应的各时钟输入端相连,并行ADC模块的各数据输出端与数据传输模块相连;时钟产生和分相模块包括时钟产生单元、分相单元、单端转差分单元,时钟产生单元的输出端与分相单元的输入端相连,分相单元的各输出端对应连接一个单端转差分单元,各单端转差分单元的输出端为时钟产生和分相模块的各时钟输出端;其特征在于,所述分相单元由无源功率分配器组成,无源功率分配器将输入的时钟相位等分后输出。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |