一种兼容高速和低速布局的验证设计方法

摘要

本发明提供一种兼容高速和低速布局的验证设计方法，是把电容的两个焊盘分别和两个电阻的一个相同网络焊盘重叠，在运行低速链路的时候，电容不上件，运行高速链路的时候，电阻不上件，电容两个焊盘由于走线短路，使用工具刀把走线割开，然后再焊接上需要的电容，通过这样的方式验证高速链路，这样不存在多余的焊盘，不会产生因存在多余焊盘导致的信号反射，本发明的方法能够更好的兼容高速和低速设计，这样既节约了成本和缩短了设计周期，也不会在运行高速链路的情况时，由于存在多余的焊盘，增加了信号的反射，从而产生了对高速信号传输性能的影响。

主权项

一种兼容高速和低速布局的验证设计方法, 其特征在于把电容的两个焊盘分别和两个电阻的一个相同网络焊盘重叠，在运行低速链路的时候，电容不上件，运行高速链路的时候，电阻不上件，电容两个焊盘由于走线短路，使用工具刀把走线割开，然后再焊接上需要的电容，通过这样的方式验证高速链路，这样不存在多余的焊盘，不会产生因存在多余焊盘导致的信号反射，验证原理图设计上的变化步骤如下：1）在运行低速时，CPU一对差分管脚输出链路分别并联两个电阻，四个电阻的另一端分别连接FPGA的四个低速管脚，电容链路断开，即让电容不起作用；2）运行高速的时候，CPU的一对差分管脚输出链路连接FPGA的一对高速管脚脚，中间分别串联一个电容，即让电阻不起作用；3）将步骤1）、2）这两种方式做到一块PCB板上，通过摆放器件和通断走线进行布局的验证，就能更好的实现布局的高低速兼容。