| 摘要 |
<p>본 발명에 관한 반도체 기억 장치(10)는, 반도체 기판(13)과, 제1 불순물 영역(17)과, 제2 불순물 영역(15)과, 제1 불순물 영역(17)과 제2 불순물 영역(15) 사이에 형성된 채널 영역(75)과, 채널 영역(75)이 위치하는 반도체 기판(13)의 주표면 상 중, 제1 불순물 영역(17)측의 주표면 상에 형성된 제1 게이트(42)와, 채널 영역(75)이 위치하는 반도체 기판(13)의 주표면 상 중, 제2 불순물 영역측(15)의 주표면 상에 제2 절연막(44)을 개재하여 형성된 제2 게이트(45)와, 제1 게이트(42)에 대해 제2 게이트(45)와 반대측에 위치하는 반도체 기판의 주표면 상에 위치하고, 제1 게이트(42)의 측면 상에 형성된 제3 절연막(46)과, 제3 절연막(46)과 그 바로 밑에 위치하는 반도체 기판(13)의 계면이, 제2 절연막(44)과 그 바로 밑에 위치하는 반도체 기판의 주표면의 계면보다 위쪽에 위치한다. 이에 따라, 총 공정수를 저감할 수 있어 코스트를 저렴하게 한다.</p> |
