五晶体管非易失性存储器单元

摘要

本发明提供一种用于对非易失性存储器NVM单元阵列进行编程的方法，所述NVM单元阵列包含多个NVM单元。所述阵列中的每一NVM单元包含：NMOS控制晶体管，其具有共同连接的源极、漏极和主体区电极以及连接到存储节点的栅极电极；PMOS擦除晶体管，其具有共同连接的源极、漏极和主体区电极以及连接到所述存储节点的栅极电极；NMOS数据晶体管，其具有源极、漏极和主体区电极以及连接到所述存储节点的栅极电极，所述主体区电极连接到共同主体节点；第一NMOS传送栅极晶体管，其具有连接到所述NMOS数据晶体管的所述漏极电极的源极电极、连接到第一阵列位线的漏极电极、连接到所述共同主体节点的主体区电极以及连接到第一阵列字线的栅极电极；以及第二NMOS传送栅极晶体管，其具有连接到所述NMOS数据晶体管的所述源极电极的漏极电极、连接到第二阵列位线的源极电极、连接到所述共同主体节点的主体区电极以及连接到第二阵列字线的栅极电极。所述NVM单元阵列编程方法包括：对于所述NVM单元阵列中的每一NVM单元，将所述NVM单元的所述NMOS控制晶体管、所述PMOS擦除晶体管和所述NMOS数据晶体管的所述源极、漏极、主体区和栅极电极设置为0V；对于所述阵列中被选择用于编程的每一单元，将所述第一阵列字线设置为正禁止电压，同时将所述第一位线设置为0V，或将所述第二阵列字线设置为所述正禁止电压，同时将所述第二位线设置为0V，或进行这两者，同时将所述共同主体节点设置为0V；对于所述阵列中未经选择用于编程的每一单元，将所述第一和第二阵列字线设置为0V，同时将所述第一或第二阵列位线(或这两者)设置为所述正禁止电压或0V，同时将所述共同主体节点设置为0v；使控制电压从0V倾斜上升到最大正控制电压且使擦除电压从0V倾斜上升到最大正擦除电压持续编程时间周期；使所述控制电压从所述最大正控制电压倾斜下降到0V且使所述擦除电压从所述最大正擦除电压倾斜下降到0V；以及使所述阵列中被设置为所述正禁止电压的所有电极返回到0V。

主权项

一种非易失性存储器NVM单元，其包括：NMOS控制晶体管，其具有共同连接的源极、漏极和主体区电极以及连接到存储节点的栅极电极；PMOS擦除晶体管，其具有共同连接的源极、漏极和主体区电极以及连接到所述存储节点的栅极电极；NMOS数据晶体管，其具有源极、漏极和主体区电极以及连接到所述存储节点的栅极电极，所述主体区电极连接到共同主体节点；第一NMOS传送栅极晶体管，其具有连接到所述NMOS数据晶体管的所述漏极电极的源极电极、漏极电极、连接到所述共同主体节点的主体区电极以及栅极电极；以及第二NMOS传送栅极晶体管，其具有连接到所述NMOS数据晶体管的所述源极电极的漏极电极、源极电极、连接到所述共同主体节点的主体区电极以及栅极电极。