发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明涉及半导体器件及其制造方法。本发明在制造具有n沟道晶体管和p沟道晶体管的半导体器件的方法中抑制外来物质附着至n沟道晶体管的栅极绝缘膜的侧部,该n沟道晶体管和p沟道晶体管均具有高介电常数的绝缘膜。在半导体衬底的主表面之上,在p型杂质区中形成功能性n沟道晶体管并且在n型杂质区中形成功能性p沟道晶体管。形成在p型杂质区中除功能性n沟道晶体管之外的区域中的多个第一外围晶体管被形成为使得外围n型结构和外围p型结构在平面视图中可以共存。 |
申请公布号 |
CN102610611A |
申请公布日期 |
2012.07.25 |
申请号 |
CN201210023014.6 |
申请日期 |
2012.01.19 |
申请人 |
瑞萨电子株式会社 |
发明人 |
新川田裕树 |
分类号 |
H01L27/092(2006.01)I;H01L21/8238(2006.01)I |
主分类号 |
H01L27/092(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;边海梅 |
主权项 |
一种半导体器件,包括:具有主表面的半导体衬底;形成于所述主表面之上并且具有n型杂质区和p型杂质区的晶体管形成区域;布置在所述p型杂质区中的功能性n沟道晶体管;布置在所述n型杂质区中的功能性p沟道晶体管;在平面视图中设置在所述p型杂质区中的所述功能性n沟道晶体管的外围处的多个第一外围晶体管;以及在平面视图中设置在所述n型杂质区中的所述功能性p沟道晶体管的外围处的多个第二外围晶体管;其中将至少所述多个第一外围晶体管设置成使得外围n型栅极结构和外围p型栅极结构可以共存。 |
地址 |
日本神奈川县 |