发明名称 |
半导体装置的制造方法以及半导体装置 |
摘要 |
本发明提供一种能够抑制泄露电流的产生的半导体装置的制造方法以及半导体装置。本发明是具有在基板的一方主面侧按顺序层叠了半导体层、绝缘膜以及栅极电极的构造的半导体装置的制造方法,上述制造方法包括添加工序,在该添加工序中,对半导体层的至少与栅极电极相对的区域添加杂质,使得半导体层的端部的与栅极电极相对的区域的杂质浓度大于半导体层的端部以外的与栅极电极相对的区域的杂质浓度。 |
申请公布号 |
CN101803031B |
申请公布日期 |
2012.07.04 |
申请号 |
CN200880107582.6 |
申请日期 |
2008.05.23 |
申请人 |
夏普株式会社 |
发明人 |
木村知洋;森重恭 |
分类号 |
H01L29/786(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/786(2006.01)I |
代理机构 |
北京市隆安律师事务所 11323 |
代理人 |
权鲜枝 |
主权项 |
一种半导体装置的制造方法,是具有在基板的一方主面侧按顺序层叠有半导体层、绝缘膜以及栅极电极的构造的半导体装置的制造方法,其特征在于:该制造方法包括添加工序,在该添加工序中,对半导体层的至少与栅极电极相对的区域添加杂质,使得半导体层的端部的与栅极电极相对的区域的杂质浓度大于半导体层的端部以外的与栅极电极相对的区域的杂质浓度,在上述添加工序中,隔着绝缘膜对半导体层添加杂质,上述绝缘膜包括覆盖半导体层的端部的与栅极电极相对的区域的端部覆盖膜和覆盖半导体层的与栅极电极相对的区域的沟道覆盖膜,端部覆盖膜和沟道覆盖膜在半导体层的端部的与栅极电极相对的区域层叠,半导体层的端部的与栅极电极相对的区域的绝缘膜比半导体层的端部以外的与栅极电极相对的区域的绝缘膜厚,上述半导体装置的制造方法包括通过蚀刻而形成图案的半导体层的图案化工序,上述半导体层的端部是由于图案化工序时的蚀刻而产生了构造缺陷的部分。 |
地址 |
日本大阪府 |