栅极驱动电路单元、栅极驱动电路和显示装置

摘要

本发明公开了一种栅极驱动电路单元、栅极驱动电路以及带有栅极驱动电路的显示装置，其中栅极驱动电路单元包括：分别用于输入第一、第二脉冲信号的两个信号输入端、信号输出端、第一时钟信号输入端和驱动电路单元，其中，当第一时钟信号变为下一周期的低电平时，第二脉冲信号到来，且第二脉冲信号相比于第一时钟信号的低电平具有时间上的延迟。与现有技术相比，本发明实施例通过减少栅极驱动电路单元中晶体管的数量，节省了电路的面积，使得栅极驱动电路结构精简，从而更有效利用了显示装置面板的面积，使得该栅极驱动电路能够满足更高应用条件的使用。

主权项

一种栅极驱动电路单元，其特征在于，包括：第一信号输入端，用于接收输入第一脉冲信号；第二信号输入端，用于接收输入第二脉冲信号；信号输出端，用于输出栅极驱动信号；第一时钟信号输入端，用于接收输入第一时钟信号；驱动部分，用于在栅极驱动电路单元处于选中阶段时向像素区域栅线输出驱动信号；所述驱动部分包括第一晶体管、第二晶体管、第三晶体管和电容，其中所述第一晶体管的控制端和第一端耦接于所述第一信号输入端，第二端耦接于所述第二晶体管的控制端；所述第二晶体管的第一端耦接于所述第一时钟信号输入端，第二端耦接于信号输出端，控制端耦接于所述第一晶体管的第二端；所述第三晶体管的第一端耦接于所述第二晶体管的控制端，第二端耦接到地，控制端耦接于第二信号输入端；所述电容的一端耦接于所述第二晶体管的控制端，另一端耦接于信号输出端；所述第一时钟信号输入端、第一信号输入端和第二信号输入端被配置为：当第一脉冲信号到来时，第一时钟信号为低电平，使得第二晶体管在第一时钟信号变为高电平之前导通，将信号输出端耦合到第一时钟信号输入端，随第一时钟信号输出低电平；当第一时钟信号变为高电平时，继续导通的第二晶体管将信号输出端耦合到第一时钟信号输入端，输出高电平的驱动信号；当第一时钟信号变为下一周期的低电平时，第二脉冲信号到来，且第二脉冲信号相比于第一时钟信号的低电平具有时间上的延迟。