发明名称 用于在包含密间隔线的结构上形成具增加可靠度的层间介电材料的技术
摘要 去除通过SACVD沉积的层间介电材料(207,307)的过量材料,可利用此沉积技术之间隙填充能力,然而,另一方面,可减少对此材料的负面影响。于另一态样,以SACVD方式沉积层间介电材料(207,307)以前,可形成一种缓冲材料(360),如二氧化硅,因此当层间介电材料(207,307)沉积于具有不同高本征应力水平的介电层时,于沉积工艺期间会产生加强的一致性(enhanced uniformity)。因此,于同时维持SACVD沉积所提供的优点的情况下可加强层间介电材料(207,307)的可靠度。
申请公布号 CN101755333B 申请公布日期 2012.04.04
申请号 CN200880022651.3 申请日期 2008.06.30
申请人 先进微装置公司 发明人 F·福伊斯特尔;K·弗罗贝格;C·彼得斯
分类号 H01L21/768(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 北京戈程知识产权代理有限公司 11314 代理人 程伟;王锦阳
主权项 一种形成层间介电材料的方法,包括:在第一器件区域(220)和第二器件区域(230)上形成蚀刻停止材料(209,309A,309B),该第一器件区域(220)包括半导体器件(200,300)的多个电路元件(204,304),该电路元件(204,304)包括紧密间隔的线特征,其中,该蚀刻停止材料(209,309A,309B)的第一部分(309A)是以压缩应力的方式形成在该电路元件(204,304)的第一者上,且该蚀刻停止材料(209,309A,309B)的第二部分是以拉伸应力的方式形成在该电路元件(204,304)的第二者上;通过设计成完全填充该紧密间隔的线特征(204,304)间所形成的间隔(211)的第一沉积工艺,而在该第一与第二器件区域(220,230)上以及该电路元件(204,304)与该蚀刻停止材料(209,309A,309B)上形成第一层间介电材料(207,307);去除该第一层间介电材料(207,307)的一部分,以维持该间隔(211)至少部分地被填充有该第一层间介电材料(207R,307R)以及从该第二器件区域上完全去除该第一层间介电材料;以及在该间隔(211)中,该第一器件区域(220)上的该第一层间介电材料(207R,307R)的剩余部分上以及该第二器件区域(230)上的该蚀刻停止材料上形成第二层间介电材料(207A)。
地址 美国加利福尼亚州