一种里德-所罗门编码译码器及其译码的方法

摘要

本发明公开了一种里德-所罗门编码译码器及其译码的方法，该里德-所罗门编码译码器包括：伴随多项式系数计算模块，用于接收需要译码的码字，并计算伴随多项式系数；缓存模块，用于缓存接收到的需要译码的码字；错误位置及误码值计算模块，用于确定错误位置以及计算误码值；纠错模块，用于根据所述错误位置以及误码值，纠错所述缓存模块中对应的码字。本发明根据IBM迭代算法，提供实现IBM迭代算法的电路。该电路用来进行RS译码过程中的错误位置多项式系数、错误值多项式系数的计算，由于采用IBM迭代算法，其无有限域的求逆运算，对硬件资源的消耗较低，运算速度快。能够在较高运行频率系统下进行里德-所罗门编码译码。

主权项

一种里德‑所罗门编码译码器，其特征在于，包括：伴随多项式系数计算模块，用于接收需要译码的码字，并计算伴随多项式系数；缓存模块，用于缓存接收到的需要译码的码字；错误位置及误码值计算模块，用于确定错误位置以及计算误码值；纠错模块，用于根据所述错误位置以及误码值，纠错所述缓存模块中对应的码字；所述错误位置及误码值计算模块包括：IBM算法求错误位置多项式系数模块，用于接收所述伴随多项式系数计算模块的伴随多项式系数的输入，计算错误位置多项式系数；IBM算法求错误值多项式系数模块，用于接收所述伴随多项式系数计算模块的伴随多项式系数的输入，计算错误值多项式系数；搜索错误位置以及计算误码值模块，用于错误位置的搜索，以及相应误码值的计算；所述IBM算法求错误位置多项式系数模块，或者IBM算法求错误值多项式系数模块包括：多组寄存器，用于存储IBM迭代算法过程中的各类数值；第一组延迟电路，通过所述多组寄存器的第一寄存器与第二组延迟电路连接，包括依次顺序连接的一个乘法器和一个多输入加法器；第二组延迟电路，通过所述多组寄存器的第一寄存器与第一组延迟电路连接，包括依次顺序连接的一个乘法器和一个多输入加法器，和/或另一乘法器；控制电路，与所述多组寄存器的第一寄存器连接，用于根据所述第一寄存器输出的值产生控制信号，以控制所述多组寄存器数值的更新；其中，IBM为无求逆运算的伯利坎普‑梅西。