视频监控前端系统

摘要

本发明提供了一种视频监控前端系统，包括：摄像模块，用于采集现场的视频图像；DSP模块，用于高速实时压缩视频图像；ARM模块，用于实现对DSP模块和FPGA模块的控制；FPGA模块，用于实现DSP模块和ARM模块之间的数据交换。本发明实现了高质量、高可靠性的实时视频监控功能，并且成本较低，设备结构简单，便于安装、使用和维护管理，克服了现有技术中基于PC机插卡式的视频监控前端系统存在稳定性较差、维护较复杂的问题。

主权项

一种视频监控前端系统，其特征在于，包括：摄像模块，用于采集现场的视频图像；DSP模块，用于高速实时压缩所述视频图像，所述DSP模块包括：第一DSP单元和第二DSP单元，其中，所述第一DSP单元，包括第一DSP芯片以及与其相连接的第一双通道同步动态随机存储器、视频解码器、音频编解码器；所述第二DSP单元，包括第二DSP芯片和与其相接的第二双通道同步动态随机存储器，用于高速实时压缩所述第一DSP单元传来的视频图像；ARM模块，用于实现对所述DSP模块和FPGA模块的控制；所述FPGA模块，用于实现所述DSP模块和所述ARM模块之间的数据交换；音频输入输出模块，用于实现所述视频监控前端系统的双向音频功能；其中，所述第一DSP单元对来自所述摄像模块的模拟视频信号经过不同的处理，形成以下两路输出：(1)所述视频解码器将所述模拟视频信号数字化为标准BT656格式的高分辨率数字视频信号，并通过视频接口送至所述第一DSP芯片，所述第一DSP芯片将所述数字视频信号以逐帧方式存储在所述第一双通道同步动态随机存储器中，并对其进行预处理，通过逐点改变图像内容的方式在视频图像上叠加当前的时间地点字符，并将叠加字符后的高分辨率数字视频信号通过视频接口送至第二DSP单元的第二DSP芯片；(2)第一DSP芯片将叠加字符后的高分辨率数字视频信号以逐帧方式存储在第一双通道同步动态随机存储器中，进行缩小处理，按照隔一点取一点的方式将该视频信号的宽高都缩小为原来的1/2，得到相应的低分辨率数字视频信号，再对该低分辨率数字视频信号进行符合H.264视频压缩标准的视频压缩编码运算，得到网络提取层单元，并通过外部存储器接口送至FPGA模块；第二DSP单元接收第一DSP单元第(1)路输出的叠加字符后的高分辨率数字视频信号，并以逐帧方式存储在第二双通道同步动态随机存储器中，再对该信号进行符合H.264视频压缩标准的高速压缩编码运算，得到网络提取层单元，并通过外部存储器接口送至FPGA模块。