高密度三维半导体晶片封装

摘要

本发明揭示一种半导体封装，其包含安装于堆叠及接合衬底层上的多个半导体晶片，所述衬底层例如为在卷带自动接合过程中使用的聚酰亚胺卷带。所述卷带可具有形成于其上的多个重复的迹线图案和接触垫。所述迹线各自包含位于所述衬底的各自顶部及底部表面上的经对准的互连垫，以用于在已从所述衬底单个化、对准及堆叠所述图案后将一个图案的迹线接合到另一图案的迹线。半导体晶片(例如快闪存储器)和控制器晶片均安装在所述衬底的各自图案的迹线上。为了使所述控制器晶片唯一地寻址所述堆叠内的特定快闪存储器晶片，将支撑所述存储器晶片的每一衬底上的一群组迹线用作地址引脚并相对于其它衬底的迹线的布局冲压成唯一布局。通过给衬底上的每一快闪存储器半导体晶片提供唯一地址迹线布局，所述控制器晶片可有选择地寻址每一存储器晶片。

主权项

一种半导体封装，其包括：多个堆叠衬底层，所述多个堆叠衬底层各自包含电迹线图案；以及多个半导体晶片，其附加到所述多个堆叠衬底层；其中通过有选择地切断给定堆叠衬底层上的所述电迹线中的一个或一个以上电迹线，可相对于其它堆叠衬底层上的其它半导体晶片而唯一地寻址所述给定堆叠衬底层上的半导体晶片。