译码电路及编码电路

摘要

本发明涉及一种译码电路，该译码电路包括：数据缓存器，其包括用于存储数据符号的多个存储元件；处理电路，其包括多个输入端和多个输出端，其中，所述处理电路配置为处理通过多个输入端和输出端接收的数据符号。第一译码参数和第二译码参数由译码规则决定，并且其中第一译码参数和第二译码参数在整个译码过程中不变。

主权项

一种译码电路，其包括：数据缓存器，其包括用于存储数据符号的多个存储元件；处理电路，其包括多个输入端和多个输出端，其中，所述处理电路配置为处理经由所述多个输入端而接收的数据符号，并且经由所述多个输出端输出处理后的数据符号；并且，所述多个存储元件中的每个存储元件耦接于所述多个输入端中的关联输入端，其中所述多个存储元件与所述多个输入端的关联性由第一译码参数决定；并且，所述多个存储元件中的每个存储元件耦接于所述多个输出端中的关联输出端，其中所述多个存储元件与所述多个输出端的关联性由第二译码参数决定；并且，所述第一译码参数和所述第二译码参数由译码规则决定，并且，所述第一译码参数和所述第二译码参数在整个译码过程中不变。