非线性电路的晶体管级分段线性建模及模型降阶方法

摘要

本发明属集成电路领域，涉及一种集成电路非线性电路的晶体管级分段线性建模及模型降阶方法。该方法通过建立非线性电路的晶体管级分段线性模型，通过加权方法从所有晶体管的分段线性模型得到整个电路的模型，在此基础上对晶体管级分段线性模型进行降阶。本发明解决了现有技术基于“轨迹”的分段线性非线性模型降阶所存在的空间覆盖率小的问题，显著提高轨迹分段线性方法在高维状态空间的覆盖率。如使用完整的晶体管分段线性模型，获得的分段线性模型可以完整地覆盖所有的状态空间而不依赖于“训练”信号。

主权项

一种非线性电路的晶体管级分段线性建模及模型降阶方法，其特征在于，其包括如下步骤：步骤1：将非线性系统的线性化模型通过stamp方法表示为非线性电路中所有晶体管和线性元件的贡献的组合形式；步骤2：构造每个晶体管的分段线性模型，并通过加权函数组合在一起，构成整个非线性电路的分段线性模型；步骤3：对非线性电路的晶体管级的分段线性模型进行投影降阶，获得降阶模型。