| 主权项 |
一种晶片封装结构，包括：一图案化线路层；一外框，环绕该图案化线路层外侧；一第一黏着层，形成于该图案化线路层与该外框上以将该图案化线路层与该外框固定在一起，并暴露出部分该图案化线路层；多个引脚，配置于该图案化线路层外侧；一绝缘黏着层，配置于该些引脚与该外框之间以将该些引脚黏着至该外框上；一晶片，藉由该第一黏着层而设置于该图案化线路层上方，且该晶片具有多个焊垫；多条第一导线，分别电性连接该些焊垫与该图案化线路层；多条第二导线，分别电性连接该些引脚与该图案化线路层，且该些焊垫经由该些第一导线、该图案化线路层与该些第二导线而电性连接至该些引脚；以及一封装胶体，包覆该图案化线路层、该外框、该第一黏着层、各该引脚之部分、该绝缘黏着层、该晶片、该些第一导线与该些第二导线。如申请专利范围第1项所述之晶片封装结构，其中该外框为一金属层。如申请专利范围第1项所述之晶片封装结构，其中该些焊垫位于该晶片之一侧。如申请专利范围第1项所述之晶片封装结构，其中该些第一导线与该些第二导线位于该晶片之一侧。如申请专利范围第1项所述之晶片封装结构，其中该些第一导线与该些第二导线位于该晶片之两侧。如申请专利范围第1项所述之晶片封装结构，更具有一第三导线，电性连接该些焊垫与该些引脚。如申请专利范围第1项所述之晶片封装结构，其中该第一黏着层为胶带。如申请专利范围第1项所述之晶片封装结构，更包括一第二黏着层，配置于该图案化线路层以及该外框之下方。如申请专利范围第8项所述之晶片封装结构，其中该第二黏着层为胶带。如申请专利范围第8项所述之晶片封装结构，更包括一散热片，固定于该第二黏着层下方。如申请专利范围第10项所述之晶片封装结构，其中该封装胶体暴露出部分该散热片。如申请专利范围第10项所述之晶片封装结构，其中该封装胶体包覆该散热片。如申请专利范围第1项所述之晶片封装结构，其中该第一黏着层穿过该图案化线路层，而部分该第一黏着层位于该晶片与该图案化线路层之间，且部分该第一黏着层位于该图案化线路层下方。如申请专利范围第13项所述之晶片封装结构，更包括一散热片，固定于该图案化线路层下方之该第一黏着层上。如申请专利范围第14项所述之晶片封装结构，其中该封装胶体暴露出部分该散热片。如申请专利范围第14项所述之晶片封装结构，其中该封装胶体包覆该散热片。如申请专利范围第13项所述之晶片封装结构，其中该第一黏着层为焊罩层或胶层。如申请专利范围第17项所述之晶片封装结构，其中该胶层之材质为B阶固化胶。一种晶片封装结构，包括：一图案化线路层；一外框，环绕该图案化线路层外侧；一第一黏着层，形成于该图案化线路层与该外框上以将该图案化线路层与该外框固定在一起，并暴露出部分该图案化线路层；多个引脚，配置于该图案化线路层外侧；一绝缘黏着层，配置于该些引脚与该外框之间以将该些引脚黏着至该外框上；一第一晶片，藉由该第一黏着层而设置于该图案化线路层上方，且该第一晶片具有多个第一焊垫；多条第一导线，分别电性连接该些第一焊垫与该图案化线路层；多条第二导线，分别电性连接该些引脚与该图案化线路层，且该些第一焊垫经由该些第一导线、该图案化线路层与该些第二导线而电性连接至该些引脚；至少一第二晶片，配置于该第一晶片上方，并暴露出该些第一焊垫，且该第二晶片具有多个第二焊垫；多条第三导线，分别电性连接该些第二焊垫与该些第一焊垫；以及一封装胶体，包覆该图案化线路层、该外框、该第一黏着层、各该引脚之部分、该绝缘黏着层、该晶片、该些第一导线、该些第二导线与该些第三导线。如申请专利范围第19项所述之晶片封装结构，其中该外框为一金属层。如申请专利范围第19项所述之晶片封装结构，其中该些第一焊垫位于该第一晶片之一侧，而该些第二焊垫位于该第二晶片靠近该些第一焊垫之一侧。如申请专利范围第19项所述之晶片封装结构，其中该些第一导线与该些第二导线位于该第一晶片之一侧。如申请专利范围第19项所述之晶片封装结构，其中该些第一导线与该些第二导线位于该第一晶片之两侧。如申请专利范围第19项所述之晶片封装结构，其中该第一黏着层为胶带。如申请专利范围第19项所述之晶片封装结构，更包括一第二黏着层，配置于该图案化线路层以及该外框之下方。如申请专利范围第25项所述之晶片封装结构，其中该第二黏着层为胶带。如申请专利范围第25项所述之晶片封装结构，更包括：一第三晶片，藉由该第二黏着层而设置于该图案化线路层下方，且该第三晶片具有多个第三焊垫；多条第四导线，分别电性连接该些第三焊垫与该图案化线路层；以及多条第五导线，分别电性连接该些引脚与该图案化线路层，且该些第三焊垫经由该些第五导线、该图案化线路层与该些第四导线而电性连接至该些引脚。如申请专利范围第27项所述之晶片封装结构，其中该些第三焊垫位于该第三晶片之一侧。如申请专利范围第27项所述之晶片封装结构，其中该些第四导线与该些第五导线位于该第三晶片之一侧。如申请专利范围第27项所述之晶片封装结构，其中该些第四导线与该些第五导线位于该第三晶片之两侧。如申请专利范围第27项所述之晶片封装结构，更包括：至少一第四晶片，配置于该第三晶片下方，并暴露出该些第三焊垫，且该第四晶片具有多个第四焊垫；以及多条第六导线，分别电性连接该些第四焊垫与该些第三焊垫。如申请专利范围第31项所述之晶片封装结构，其中该些第四焊垫位于该第四晶片靠近该些第三焊垫之一侧。如申请专利范围第25项所述之晶片封装结构，更包括一散热片，固定于该第二黏着层下方。如申请专利范围第33项所述之晶片封装结构，其中该封装胶体暴露出部分该散热片。如申请专利范围第33项所述之晶片封装结构，其中该封装胶体包覆该散热片。如申请专利范围第19项所述之晶片封装结构，其中该第一黏着层穿过该图案化线路层，而部分该第一黏着层位于该第一晶片与该图案化线路层之间，且部分该第一黏着层位于该图案化线路层下方。如申请专利范围第36项所述之晶片封装结构，更包括：一第三晶片，藉由该图案化线路层下方之该第一黏着层而设置于该图案化线路层下方，且该第三晶片具有多个第三焊垫；多条第四导线，分别电性连接该些第三焊垫与该图案化线路层；以及多条第五导线，分别电性连接该些引脚与该图案化线路层，且该些第三焊垫经由该些第五导线、该图案化线路层与该些第四导线而电性连接至该些引脚。如申请专利范围第37项所述之晶片封装结构，其中该些第三焊垫位于该第三晶片之一侧。如申请专利范围第37项所述之晶片封装结构，其中该些第四导线与该些第五导线位于该第三晶片之一侧。如申请专利范围第37项所述之晶片封装结构，其中该些第四导线与该些第五导线位于该第三晶片之两侧。如申请专利范围第37项所述之晶片封装结构，更包括：至少一第四晶片，配置于该第三晶片上方，并暴露出该些第三焊垫，且该第四晶片具有多个第四焊垫；以及多条第六导线，分别电性连接该些第四焊垫与该些第三焊垫。如申请专利范围第41项所述之晶片封装结构，其中该些第四焊垫位于该第四晶片靠近该些第三焊垫之一侧。如申请专利范围第36项所述之晶片封装结构，更包括一散热片，固定于该图案化线路层下方之该第一黏着层上。如申请专利范围第43项所述之晶片封装结构，其中该封装胶体暴露出部分该散热片。如申请专利范围第43项所述之晶片封装结构，其中该封装胶体包覆该散热片。如申请专利范围第36项所述之晶片封装结构，其中该第一黏着层为焊罩层或黏胶层。如申请专利范围第46项所述之晶片封装结构，其中该黏胶层之材质为B阶固化胶。 |
