| 主权项 |
一种微细构造之制造方法，包含有：(a)步骤，于最上层包含蚀刻目标膜之蚀刻对象物上，积层并形成下层硬遮罩膜及上层硬遮罩膜；(b)步骤，于前述上层硬遮罩膜上形成光阻图案；(c)步骤，以前述光阻图案为遮罩，蚀刻前述上层硬遮罩膜而形成上层硬遮罩；(d)步骤，于前述(c)步骤之后，去除前述光阻图案；(e)步骤，于前述(d)步骤之后，蚀刻并使前述上层硬遮罩变细；(f)步骤，于前述(e)步骤之后，以变细之前述上层硬遮罩为遮罩，蚀刻下层硬遮罩膜而形成下层硬遮罩；及(g)步骤，以前述上层硬遮罩及前述下层硬遮罩之两者为蚀刻遮罩并蚀刻前述蚀刻目标膜。如申请专利范围第1项之微细构造之制造方法，其中前述(b)步骤包含：(b-1)步骤，使前述光阻图案曝光显像；及(b-2)步骤，修整前述光阻图案。如申请专利范围第1或2项之微细构造之制造方法，其中前述(g)步骤同时去除前述上层硬遮罩。如申请专利范围第1或2项之微细构造之制造方法，其中前述蚀刻对象物于前述蚀刻目标膜下方具有蚀刻阻止膜，且前述(g)步骤以前述蚀刻阻止膜作为阻止层而蚀刻前述蚀刻目标膜，且前述微细构造之制造方法更包含有：(h)步骤，包含于前述(g)步骤之后，蚀刻去除残留之前述上层硬遮罩。如申请专利范围第1项之微细构造之制造方法，其中以前述(e)步骤微细化之上层硬遮罩具有100nm以下的最小线宽。如申请专利范围第1项之微细构造之制造方法，其中前述微细构造系半导体装置之微细构造，而前述蚀刻目标膜构成闸电极或配线。如申请专利范围第6项之微细构造之制造方法，其中前述蚀刻目标膜、上层硬遮罩包含矽膜或高融点金属膜，且前述下层硬遮罩膜系由无机绝缘物形成。如申请专利范围第6项之微细构造之制造方法，其中前述蚀刻目标膜包含矽膜，且前述上层硬遮罩膜包含Si1-xGex(0<x≦1)膜。如申请专利范围第7或8项之微细构造之制造方法，其中前述(d)步骤、前述(e)步骤之至少一步骤系使用CF4、CHxFy、CxFy、SF6、NF3之中的至少一种含氟气体与含O2气体所混合的蚀刻气体来进行者。如申请专利范围第9项之微细构造之制造方法，其中含O2气体对前述蚀刻气体中之含氟气体的比大于1。 |
