| 主权项 |
一种连接端子，包括：导体层；无电解镀镍皮膜；第1镀钯皮膜，其纯度为大于等于99重量百分比之置换或无电解镀钯皮膜；第2镀钯皮膜，其纯度为大于等于90重量百分比且小于99重量百分比之无电解镀钯皮膜；以及置换镀金皮膜；其中，将该无电解镀镍皮膜、该第1镀钯皮膜、该第2镀钯皮膜及该置换镀金皮膜依序积层于该导体层的一面侧上，且该置换镀金皮膜位于与该导体层相反侧的最表层。如申请专利范围第1项所述之连接端子，其中该置换镀金皮膜的膜厚为大于等于0.005微米。如申请专利范围第1项所述之连接端子，更包括无电解镀金皮膜，积层于该置换镀金皮膜上，且该无电解镀金皮膜位于与该导体层相反侧的最表层。如申请专利范围第3项所述之连接端子，其中该置换镀金皮膜以及该无电解镀金皮膜的膜厚总和大于等于0.005微米。如申请专利范围第1项所述之连接端子，其中该连接端子为打线接合用连接端子。如申请专利范围第1项所述之连接端子，其中该连接端子为锡焊连接用连接端子。如申请专利范围第1项所述之连接端子，其中该第2镀钯皮膜为镀钯-磷皮膜。如申请专利范围第1项所述之连接端子，其中该第1镀钯皮膜的膜厚小于等于0.4微米。如申请专利范围第1项所述之连接端子，其中该第2镀钯皮膜的膜厚为0.03微米～0.3微米。如申请专利范围第1项所述之连接端子，其中该第1镀钯皮膜与该第2镀钯皮膜的膜厚总和为0.03微米～0.5微米。如申请专利范围第1项所述之连接端子，其中该无电解镀镍皮膜的纯度大于等于80重量百分比。如申请专利范围第1项所述之连接端子，其中该无电解镀镍皮膜的膜厚为0.1微米～20微米。如申请专利范围第1项所述之连接端子，其中该导体层含有选自以铜、钨、钼及铝所组成之族群中的至少一种金属。一种半导体封装，包括：基板；配线，形成于该基板上；如申请专利范围第1项至第13项中任一项所述之连接端子，其中该连接端子中的该导体层是由该配线的一部分所构成；以及半导体晶片，位于该基板上，并与该连接端子电性连接。一种半导体封装的制造方法，包括：于已形成于基板上的导体层的部分表面上，依序形成无电解镀镍皮膜、第1镀钯皮膜、第2镀钯皮膜以及置换镀金皮膜，其中该第1镀钯皮膜的纯度为大于等于99重量百分比之置换或无电解镀钯皮膜，该第2镀钯皮膜纯度为大于等于90重量百分比且小于99重量百分比的无电解镀钯皮膜，形成具有该导体层的一部份、该第1镀钯皮膜、该第2镀钯皮膜以及该置换镀金皮膜的连接端子之步骤；以及于该基板上以与该连接端子电性连接的形式搭载半导体晶片之步骤。一种半导体封装的制造方法，包括：于已形成于基板上的导体层的一部分之表面上，依序形成无电解镀镍皮膜、第1镀钯皮膜、第2镀钯皮膜、置换镀金皮膜以及无电解镀金皮膜，其中该第1镀钯皮膜的纯度为大于等于99重量百分比之置换或无电解镀钯皮膜，该第2镀钯皮膜纯度为大于等于90重量百分比且小于99重量百分比的无电解镀钯皮膜，形成具有该导体层的一部份、该第1镀钯皮膜、该第2镀钯皮膜、该置换镀金皮膜以及该无电解镀金皮膜的连接端子之步骤；以及于该基板上以与该连接端子电性连接的形式搭载半导体晶片之步骤。 |
