| 发明名称 | 像素结构 | ||
| 摘要 | 本发明公开了一种像素结构，包括：一扫描线，具有一分支；一数据线，与该扫描线交错排列，该分支位于该数据线下方，且该分支与该数据线重叠；一半导体图案，该半导体图案包括：至少二通道区，位于该扫描线下方；至少一掺杂区，连接于该些通道区之间；一源极区与一漏极区；以及一像素电极，与该漏极区电性连接，该源极区连接于其中一个通道区与该数据线之间，而该漏极区连接于另一个通道区与该像素电极之间。本发明利用半导体图案的变化使半导体图案与扫描线至少相交于两个区域，而有助于降低多晶硅薄膜晶体管的漏电流。 | ||
| 申请公布号 | CN101950746A | 申请公布日期 | 2011.01.19 |
| 申请号 | CN201010234540.8 | 申请日期 | 2008.01.18 |
| 申请人 | 友达光电股份有限公司 | 发明人 | 萧嘉强;罗诚;胡至仁 |
| 分类号 | H01L27/02(2006.01)I;H01L23/522(2006.01)I;G02F1/136(2006.01)I | 主分类号 | H01L27/02(2006.01)I |
| 代理机构 | 北京律诚同业知识产权代理有限公司 11006 | 代理人 | 梁挥;鲍俊萍 |
| 主权项 | 一种像素结构，其特征在于，包括：一扫描线，具有一分支；一数据线，与该扫描线交错排列，该分支位于该数据线下方，且该分支与该数据线重叠；一半导体图案，该半导体图案包括：至少二通道区，位于该扫描线下方；至少一掺杂区，连接于该些通道区之间；一源极区与一漏极区；以及一像素电极，与该漏极区电性连接，该源极区连接于其中一个通道区与该数据线之间，而该漏极区连接于另一个通道区与该像素电极之间。 | ||
| 地址 | 中国台湾新竹市 | ||