| 主权项 |
一种半导体装置，系于半导体基板上具有二极体元件，且具有：第1导电型井层，形成于前述半导体基板上，且与前述二极体元件之阴极电极连接；第2导电型第1杂质层，与前述二极体元件之阳极电极连接，且形成于前述井层内；以及第2导电型第2杂质层，与前述二极体元件之阴极电极连接，且于前述井层内与前述第1杂质层相离而形成；其中，系以将前述第1杂质层作为射极区域、将前述井层作为基极区域、以及将前述第2杂质层作为集极区域之方式构成横型双极性电晶体，且前述基极区域系前述第1杂质层与前述第2杂质层之间的区域。如申请专利范围第1项之半导体装置，其中，于前述第1杂质层与前述第2杂质层之间的前述井层上，隔着绝缘膜而形成有电极层。如申请专利范围第2项之半导体装置，其中，前述电极层系与前述阴极电极连接。如申请专利范围第2项之半导体装置，其中，前述电极层系与前述阳极电极连接。如申请专利范围第1项之半导体装置，其中，于前述第1杂质层与前述第2杂质层之间的前述井层上具有元件分离绝缘膜。如申请专利范围第5项之半导体装置，其中，前述元件分离绝缘膜为沟槽绝缘膜。如申请专利范围第1项至第6项中任一项的半导体装置，其中，系具有形成于前述井层的第1导电型第3杂质层，且前述第3杂质层系与前述阴极电极连接。如申请专利范围第1项至第6项中任一项的半导体装置，其中，前述井层为逆增型(retrograde)的井层。如申请专利范围第7项之半导体装置，其中，前述井层为逆增型的井层。 |
