发明名称 包含反熔丝写电压生成电路的半导体存储器装置
摘要 一种包含反熔丝写电压生成电路的半导体存储器装置,其能够减小反熔丝写电压生成电路的电路规模。该半导体存储器装置具有用于对外部电源电压升压以生成第一内部电源的第一内部电源生成电路、被提供了第一内部电源的存储器核心、用于写预定信息的反熔丝存储器,以及对第一内部电源升压以生成反熔丝写电压的写电压生成电路。
申请公布号 CN101127244B 申请公布日期 2010.09.22
申请号 CN200710135773.0 申请日期 2007.08.16
申请人 富士通半导体股份有限公司 发明人 富田浩由
分类号 G11C29/24(2006.01)I;G11C29/44(2006.01)I;G11C17/18(2006.01)I 主分类号 G11C29/24(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 11258 代理人 赵淑萍
主权项 一种被施加外部电源电压的半导体存储器装置,包括:第一内部电源生成电路,所述第一内部电源生成电路对所述外部电源电压升压,以生成第一内部电源;存储器核心,所述第一内部电源被提供到所述存储器核心;反熔丝存储器,预定信息被写入其中;以及写电压生成电路,所述写电压生成电路对所述第一内部电源升压,以生成反熔丝写电压,其中通过对反熔丝存储器的反熔丝施加所述反熔丝写电压,对所述反熔丝存储器的反熔丝的写入被执行,其中,当所述半导体存储器装置处于激活状态时,所述第一内部电源生成电路将所述第一内部电源升压到第一电位,并且所述半导体存储器装置还包括反熔丝写控制电路,所述反熔丝写控制电路用于控制所述第一内部电源生成电路,以使得在反熔丝写入期间,所述第一内部电源升高到比所述第一电位高的第二电位。
地址 日本神奈川县