发明名称 微型计算机装置
摘要 提供一种微型计算机装置,在由于动作时钟频率比较低而从存储器的读出延迟时间增大的情况下,也满足微处理器的准备时间,从而避免处理速度的下降。在由从通用端口(Port)所输出的控制信号控制门电路元件(9)时,选择第1动作模式,该第1动作模式为存储器(2A)的读信号端子(/RD)的信号状态与微处理器(1)的读信号端子(/RD)的信号状态连动、变化成起动状态和非使能状态,并且,在由从通用端口(Port)所输出的控制信号控制门电路元件(9)时,选择第2动作模式,该第2动作模式为存储器(2A)的读信号端子(/RD)的信号状态不受限于微处理器(1)的读信号端子(/RD)的信号状态,而被强制性地固定成使能状态。
申请公布号 CN101118522B 申请公布日期 2010.08.25
申请号 CN200710143794.7 申请日期 2007.08.06
申请人 欧姆龙株式会社 发明人 铃木纪昭;二宫达也;工藤雅哉
分类号 G06F13/16(2006.01)I;G11C7/00(2006.01)I 主分类号 G06F13/16(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 钱大勇;葛宝成
主权项 一种微型计算机装置,其特征在于,包括微处理器和存储器,所述微处理器包括:用于输出地址信号的地址信号端子列,用于输入输出数据信号的数据信号端子列,用于输出芯片选择信号的芯片选择信号端子,用于输出读信号的读信号端子,用于输出写信号的写信号端子,以及利用规定的命令语言能够随意使用的通用输出端口,所述存储器包括:用于输入地址信号的地址信号端子列,用于输入输出数据信号的数据信号端子列,用于输入芯片选择信号的芯片选择信号端子,用于输入读信号的读信号端子,以及用于输入写信号的写信号端子,所述微处理器的地址信号端子列、数据信号端子列、芯片选择信号端子、读信号端子、以及写信号端子,和所述存储器的地址信号端子列、数据信号端子列、芯片选择信号端子、读信号端子以及写信号端子,它们对应的端子之间通过地址总线、数据总线、芯片选择信号线、读信号线、以及写信号线而连接,进而在连接所述微处理器的读信号端子和所述存储器的读信号端子的读信号线上,插入了由来自所述通用输出端口的信号所控制的门电路元件,由此,通过从所述通用端口输出的控制信号控制所述门电路元件,来选择第1动作模式,该第1动作模式为所述存储器的读信号端子的信号状态与所述微处理器的读信号端子的信号状态连动、变化成使能状态和非使能状态,同时通过从所述通用端口所输出的控制信号控制所述门电路元件,来选择第2动作模式,该第2动作模式为所述存储器的读信号端子的信号状态不受限于所述微处理器的读信号端子的信号状态而是被强制性地固定成使能状态。
地址 日本京都府