发明名称 |
抑制与非门电荷捕捉存储器边缘电场干扰的方法与装置 |
摘要 |
本发明揭露于半间距为30纳米节点以下的先进光刻工艺,电荷捕捉与非门非挥发存储器具有放置足够地接近的邻近存储单元,其邻近的通过栅极产生的边缘电场对临界电压干扰。举例而言,电荷储存结构的等效氧化层厚度其至少为该电荷储存结构一完整间距的三分之一。此边缘电场产生的干扰可以占据分隔相邻电荷储存结构之间的间隙。此边缘电场可以由绝缘结构相对于真空而言,具有一介电常数是小于氧化硅的介电常数而抑制进入相邻的电荷储存结构中。在某些实施例中,此绝缘结构抑制边缘电场进入一通道区域中。如此可以在此装置具有一较小尺寸下仍能抑制短通道效应。 |
申请公布号 |
CN101800223A |
申请公布日期 |
2010.08.11 |
申请号 |
CN200910217191.6 |
申请日期 |
2009.12.31 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
吕函庭;萧逸璿 |
分类号 |
H01L27/115(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
汤保平 |
主权项 |
一种集成电路存储装置,包括:一半导体主体;至少两个电荷储存结构串联安排于该半导体主体之上,所述电荷储存结构由多个绝缘结构所分隔,所述电荷储存结构包含介电电荷捕捉位置于多个栅极的下方,所述电荷储存结构包含一隧穿介电结构于该半导体主体之上,一电荷储存层于该隧穿介电结构之上,以及一绝缘层于该电荷储存层之上;以及该多个栅极具有一深宽比大于3,该深宽比是等于该多个栅极的一高度与介于该多个栅极中相邻栅极间的一通道宽度的一比值,该多个栅极是串联安排,以控制该栅极下方的该电荷储存结构;以及所述绝缘结构相对于真空而言具有一介电常数小于氧化硅的介电常数。 |
地址 |
中国台湾新竹科学工业园区力行路16号 |