IRIG-B格式时间码的解调设备

摘要

本发明公开了一种基于可编程芯片的IRIG-B(B码)码的解调设备。包括时钟产生、码元检测、1/0码检测和时间帧基准检测等模块用于接收处理B码码流；码元序号计数及控制模块用于解调码流中包含的天、时、分、秒信息，最后将解调的B码信号转换为并行码存到时间码生成、存储模块的缓冲器中，每帧解调完成后由其中的解调器发送控制信号，后端设备响应该控制信号并从对应的存储器中读取时间信息。本发明克服了目前采用单片机解调B码设备复杂、需要开发人员编写软件、精度不高等不足，可应用于测量、控制、计算、通信、气象等各种采用IRIG-B码同步的系统和设备。

主权项

一种IRIG‑B格式时间码的解调设备，其特征在于，所述解调设备包括：时钟产生模块，产生时钟信号进行接收码元的脉宽检测计数，并作为整个电路工作的时序基准；码元检测模块，采用时钟产生模块产生的时钟信号对接收到的IRIG‑B码元的高电平宽度进行计数，根据各码元高电平的宽度输出宽度检测信号：code_1、code_0或code_str；码元检测模块输出的code_1和code_0宽度检测信号输入到1/0码检测模块，由该模块完成对码元为“1”码或“0”码识别；码元检测模块输出的code_str宽度检测信号输入到时间帧基准检测模块判断是否是时间帧的开始，时间帧基准检测模块根据连续两个code_str状态信号为一个时间帧开始的判据检测时间帧的开始，并将帧开始信号送到码元序号计数及控制模块对码元序号计数器清零；码元序号计数及控制模块根据各信息码元在码流中的位置，通过对码元序号计数找到码流中包含的天、时、分、秒信息所在的帧比特位，产生移位脉冲将码流中的有效信息转换为并行码存到时间码生成、存储模块的缓冲器中，码元序号计数及控制模块中码元序号计数器的清零信号为时间帧基准检测模块输出的基准检测信号，计数器的计数时钟采用输入的irig‑b码上升沿触发；每一时间帧解调完成后由码元序号计数及控制模块中的计数控制器发送解调结束控制信号，后端设备响应该控制信号从对应的存储器中读取时间信息；时间码生成、存储模块根据码元序号计数及控制模块的移位时钟和1/0码检测模块的1/0码输出信号将码元流中的有效时间信息转为并行时间码存储到本模块的缓冲器中，并根据后端总线的读信号和对应的地址信号输出对应缓冲器的内容。