具有降低的功率分配阻抗的互连模块及其制造方法

摘要

一种用于集成电路芯片的互连模块，包括一种高介电常数的嵌入式薄层电容结构，该结构能降低功率分配阻抗，从而促进工作频率的升高。该互连模块能通过连接焊球，可靠地将集成电路芯片固定到印刷线路板上，在工作频率超过1.0千兆赫时，提供小于或等于约0.60欧姆降低的功率分配阻抗。

主权项

1、一种互连模块，包括：芯片固定表面，它形成图案，以形成固定集成电路芯片的第一接触垫；板固定表面，它形成图案，以形成固定印刷线路板的第二接触垫；电容结构，具有第一导电层，第二导电层和位于第一和第二导电层之间的第一介电层，该第一导电层，第二导电层和第一介电层被层压在一起；位于第一导电层和芯片固定表面之间的第二介电层；位于第二导电层和板固定表面之间的第三介电层；和形成于互连模块中的一些导电路径，所述导电路径将许多第一接触垫互连到第一导电层，其中，每个电容导电层厚度是10到80微米，电容介电层厚度小于或等于8微米，介电常数大于或等于12，第一接触垫，导电路径和电容结构在频率大于或等于1.0千兆赫时，产生小于或等于0.60欧姆的合成阻抗，位于第二介电层和芯片固定表面之间的第三导电层和第四介电层；和位于第三介电层和板固定表面之间的第四导电层和第五介电层。